[发明专利]高压基准电压产生电路

权利要求书

1.一种高压基准电压产生电路（200），包括：第一NMOS管（M1）、第二NMOS管（M2）、第一电阻（R1）和第二电阻（R2）；其中，

所述第一NMOS管（M1）的栅极接一低压基准电压（Vin），所述第一NMOS管（M1）的源极接所述第一电阻（R1）的一端，所述第一电阻（R1）的另一端接地，所述第一NMOS管（M1）的衬底与其源极短接；

所述第二NMOS管（M2）的源极接所述第一NMOS管（M1）的漏极，两者的共同接点连接到所述高压基准电压产生电路（200）的输出端（Vout），所述第二NMOS管（M2）的衬底与其源极短接，所述第二NMOS管（M2）的栅极与其漏极短接，所述第二NMOS管（M2）的栅极与其漏极的共同接点连接到所述第二电阻（R2）的一端，所述第二电阻（R2）的另一端连接一电源端（VDD）。

2.根据权利要求1所述的高压基准电压产生电路（200），其特征在于，所述第一NMOS管（M1）与所述第二NMOS管（M2）的尺寸一致。

3.根据权利要求1所述的高压基准电压产生电路（200），其特征在于，所述第一电阻（R1）和所述第二电阻（R2）的阻值相同。

4.一种高压基准电压产生电路（300），包括：第一PMOS管（M1）、第二PMOS管（M2）、第一电阻（R1）和第二电阻（R2）；其中，

所述第一PMOS管（M1）的栅极接基于一电源端的基准电压（Vin），所述第一PMOS管（M1）的源极接所述第一电阻（R1）的一端，所述第一电阻（R1）的另一端接另一电源端（VDD），所述第一PMOS管（M1）的衬底与其源极短接；

所述第二PMOS管（M2）的源极接所述第一PMOS管（M1）的漏极，两者的共同接点连接到所述高压基准电压产生电路（300）的输出端（Vout），所述第二PMOS管（M2）的衬底与其源极短接，所述第二PMOS管（M2）的栅极与其漏极短接，所述第二PMOS管（M2）的栅极与其漏极的共同接点连接到所述第二电阻（R2）的一端，所述第二电阻（R2）的另一端连接一任一电压（VC）。

5.根据权利要求4所述的高压基准电压产生电路（300），其特征在于，所述第一PMOS管（M1）与所述第二PMOS管（M2）的尺寸一致。

6.根据权利要求4所述的高压基准电压产生电路（300），其特征在于，所述第一电阻（R1）和所述第二电阻（R2）的阻值相同。