[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及一种具有较高载流子迁移率的半导体器件及其制造方法，主要用作驱动平板显示器的薄膜晶体管，也可以应用于集成电路等其他领域。

背景技术

以薄膜晶体管液晶显示器（TFT-LCD）为主导的平板显示，为了满足高画质的要求，对高精细化和高频驱动等指标不断提出挑战。考虑到基板大型化的因素，对下一代平板显示用TFT的电子迁移率提出了更高的要求。

目前，支撑TFT-LCD发展的非晶硅（a-Si：Amorphous Silicon）TFT已经无法满足新技术的要求，低温多晶硅（LTPS：Low Temperature Poly-Silicon）TFT的电子迁移率虽然可以做到高出a-Si TFT两个数量级，但是基板的大型化仅停留在第6代。除了LTPS TFT特性的基板面内均一性难以保证外，由于LTPS TFT的漏电流过大，不适合用作LCD像素开关。LTPS TFT的应用正在从TFT-LCD转向OLED（Organic Light-Emitting Diode：有机发光二极管）。用金属氧化物半导体制成的薄膜晶体管（简称氧化物TFT），电子迁移率高出a-Si TFT一到两个数量级，TFT特性的基板面内均一性较好。不仅能够应对高世代TFT-LCD生产线，还可以用作OLED的驱动开关。以铟镓锌氧化物IGZO为代表的氧化物TFT工艺路线与现有的a-Si TFT相似，只要对PVD和CVD等设备进行适当改造就能进行生产。所以，氧化物TFT是支撑平板显示的下一代首选TFT。

氧化物TFT的结构主要有背沟道刻蚀型(Back Channel Etch Type，简称BCE，如图1（a）)、共面型(Coplanar Type，简称Coplanar，如图1（b）)和刻蚀阻挡型(Etch Stopper Type，简称ESL，如图1（c）)三种类型，这三种氧化物TFT的底层都是衬底基板11、21、31、位于衬底基板11、21、31上相应的栅极12、22、32、以及覆盖相应的栅极12、22、32的栅极绝缘层13、23、33，这三种结构不同如下所述。

在图1（a）所示的BCE结构中，该BCE结构的氧化物TFT需要进行3次光刻工艺处理，分别形成栅极12、氧化物半导体层16、源极14和漏极15共三层的图案。氧化物半导体层16靠近保护绝缘层17一侧在源极14和漏极15刻蚀成形工艺时受到刻蚀液体或者刻蚀气体的影响，从而影响半导体层16的特性。

在图1（b）所示的Coplanar结构中，该Coplanar结构的氧化物TFT也是需要进行3次光刻工艺处理，分别形成栅极22、源极24和漏极25、氧化物半导体层26共三层的图案。氧化物半导体层26靠近栅极绝缘层23一侧在源极24和漏极25刻蚀成形工艺时受到刻蚀液体或者刻蚀气体的影响，从而影响半导体层26的特性。

为了保证半导体层上下两侧的特性不受其他工艺的影响，稳定半导体层以及TFT器件的特性，目前业界多用如图1（c）所示的ESL结构，但该ESL结构需要进行4次光刻工艺处理，分别形成栅极32、氧化物半导体层36、刻蚀阻挡层38、源极34和漏极35共四层的图案。ESL结构所用的刻蚀阻挡层38，刻蚀阻挡层38位于半导体层36、源极34、漏极35和保护绝缘层37之间，刻蚀阻挡层38一般为SiO₂之类的含氧绝缘层。

ESL结构相比BCE结构和Coplanar结构，需要增加一道光刻工艺，设备投入成本更高，生产周期更长。所以，在保证半导体器件性能的同时，降低生产线投资，缩短生产周期，是氧化物TFT制造技术的一个重要发展方向。

现有一种对策是通过源极和漏极来保护氧化物半导体层，如图2（a），首先在衬底基板（Glass）41上形成栅极（Gate）42，再在栅极42上覆盖栅极绝缘层（GI）43，接着在栅极绝缘层43上形成a-IGZO半导体层46，最后在a-IGZO半导体层46上用Ti覆盖沉积形成厚度的阻挡层48；如图2（b），在形成图2（a）的基础上形成由Mo材质形成的源极44和漏极45、以及源极44和漏极45之间的沟道50；如图2（c），将位于沟道中的Ti阻挡层通过氧等离子体处理，成为具有绝缘性的TiOx绝缘保护层49；如图2（d），在形成图2（c）的基础上覆盖保护绝缘层（PAS）47。