[发明专利]优化接地绕组布局以提高噪声抑制性能的集成EMI滤波器

说明书

技术领域

本发明涉及滤波器的技术领域，特别涉及高性能、高集成度，能够满足小型、宽带、集成工艺的设计要求、能应用到电力电子系统中的EMI滤波器。 

背景技术

随着功率半导体器件的工作频率不断提高，电力电子设备向着高密度、小型化的方向发展，由其引起的电磁干扰对周边设备的影响开始倍受关注。 

传统滤波器采用分立元件实现，然而，用分立元件实现的EMI滤波器存在一些问题。首先，由于分立无源器件存在不可避免的寄生参数，比如共模扼流圈的等效并联电容（Equivalent Parallel Capacitance，EPC）以及电容的等效串联电感（Equivalent Series Inductance，ESL），有效的滤波频段通常只限制在几兆赫兹的范围内。其次，由于滤波器布局设计导致的寄生效应将进一步影响高频段的性能，因此需要丰富的设计经验。再次，分立元件EMI滤波器包含较多的元件数目，它们需要分别制作因此在功能和结构上是分离的，这就要求较多的材料类型及制作时间。最后，不同的元件有不同的类型、原件值、尺寸和外形，同时需要提供较大的连接线空间，因此空间利用率较低。为了提高高频特性、减小物理尺寸、降低生产成本并达到结构、功能及制作过程的一体化，提出了平面集成EMI滤波器用于节省加工成本及时间。因此对于集成EMI滤波器的研究具有重要意义。 

当EMI滤波器工作在高频时，寄生参数成为影响滤波性能的重要因素。由于每个支路存在各自的谐振频率以及元件间的耦合效应，滤波器的高频性能将变差，表现为滤波器的插入损耗减小，在传导干扰考虑的150kHz-30MHz范围内不能正常工作。因此，开展集成EMI滤波器寄生参数的提取，以及消除这些寄生参数，对设计高性能的滤波器，减小电子设备中的传导干扰具有重要意义。 

发明内容

本发明的目的在于克服现有技术的缺点与不足，提供一种可以有效消除共 模电感的等效并联电容的EMI滤波器。 

为了达到上述目的，本发明采用以下技术方案： 

本发明为通过优化接地绕组布局以提高噪声抑制性能的集成EMI滤波器，包括E型磁芯、第一I型磁芯以及用于增大差模漏电感的第二I型磁芯，还包括两个相同结构的共模绕组单元，所述共模绕组单元对称设置在第二I型磁芯的两侧，所述共模绕组单元共分为五层，从上至下依次是上层共模电感导体层，低介电常数绝缘层，下层共模电感导体层，高介电常数电介质层，以及接地导体层。 

优选的，所述上层共模电感导体层、下层共模电感导体层、以及接地导体层均采用铜质螺旋绕组形式。 

优选的，绕组相邻两线圈间距一般最小加工精度为0.5mm，但考虑到面积限制，间距亦不宜过大。 

优选的，所述上层共模电感导体层、下层共模电感导体层通过通孔与内部连接。 

优选的，所述低介电常数绝缘层为介电常数3.6的kapton薄膜。 

优选的，所述低介电常数电介质层的厚度应在考虑空间限制前提下尽量大如0.05mm。 

优选的，所述高介电常数电介质层应考虑空间及共模电容大小限制如相对介电常数为84的陶瓷基片。 

优选的，所述高介电常数电介质层厚度应考虑空间及共模电容大小限制如为0.15mm。 

优选的，每个共模绕组单元的厚度为0.3mm，导体宽度为1.2mm。 

优选的，共模绕组单元上下层的导体与磁芯之间用低介电常数介质kapton填充。 

本发明相对于现有技术具有如下的优点及效果： 

1、本发明在研究了元件集成化的特点及其之间的各种耦合作用基础上，通过优化集成EMI滤波器接地绕组布局，从而以更简单的结构，更小的复杂度及加工难度，有效消除了共模电感的等效并联电容。 

2、本发明通过对接地绕组与电感绕组间三种耦合方式：反向耦合、正向耦合及双向耦合方式的高频性能对比，得出了双向耦合接地绕组结构能最大程度提升共模噪声的高频抑制能力的结论，同时引入等效电路对设计过程进行了定量分析，并利用精确的场仿真软件对滤波效果进行了模拟，完成了集成EMI滤 波器的加工及测试。 

3、本发明与已有开关电源集成EMI滤波器寄生电容消除技术的嵌入接地导体层的方法相比较，具有更少的导体层数，从而可以降低生产成本及加工时间，适用于开关电源的噪声抑制。 

附图说明

图1是集成EMI滤波器的总体结构示意图。 

图2是传统的集成EMI滤波器的左半对称截面示意图。 

图3是共模绕组单元的各层的详细分解示意图。