[发明专利]一种对芯片原始振荡频率时钟进行校正的方法

说明书

技术领域

本发明涉及电子雷管技术领域，特别涉及一种对电子雷管内置控制芯片原始振荡频率时钟进行校正的方法。

背景技术

电子雷管又称数码电子雷管或数码智能雷管，其实就是普通瞬发雷管外挂电子控制电路。其本质在于用一个含有微型电子芯片的控制模块驱动点火头，模块取代了普通延期电雷管中的延期药，大大地提高了延时精度，其起爆能力与传统延期药雷管相同。控制是否起爆和起爆延时是其两个基本功能。一般来说，电子雷管由专用的与之通信的主机进行控制，主机的输出与电子雷管的两根脚线并联，同一个主机可以连接多个电子雷管，本文将电子雷管简称为从机。

2000年以来，国际上电子雷管逐渐得到越来越多的应用。国内电子雷管也得到了非速的发展，但多数产品存在性能不稳定、延时精度不够高、拒爆率高、使用不方便的缺点。经分析，这主要由以下原因造成：

国内电子雷管起初大都采用石英晶体振荡器作为内部芯片的时钟源，但因在联网爆破时，先爆的炸药会产生机械冲击波影响到延时较长且还未引爆的电子雷管内部石英晶体振荡器的性能，造成振荡不准甚至停振。因此现国产电子雷管芯片大都采用了内置RC振荡器作为时钟源，但由于集成电路工艺的偏差，芯片从晶圆厂生产出来后振荡器时钟电路输出频率中值会有轻微不一致，与设计预期值也会有可能达20%的差距，正因为如此，本芯片是因本机时钟源的不确定，会导致无法识别主机发出指令，必须将这一差距缩小串行通信可接受的范围如到5%以内。需要一种方便、快捷的对原始振荡频率校正方法。

因此，如何将上述技术问题加以解决，而研发一种对芯片原始振荡频率时钟进行校正的方法。

发明内容

本发明的主要目的是提供一种对芯片原始振荡频率时钟进行校正的方法，以解决上述现有技术所存在的问题。

为了达到上述目的，本发明提供一种对电子雷管内置控制芯片原始振荡频率时钟进行校正的方法，所述的芯片包括一数字逻辑处理电路及与其相连的非易失性记忆体电路、振荡器时钟电路、电流反馈电路，所述数字逻辑处理电路解释主机发送过来的特定指令，并接收相关数据，同时设计了多个输出端口用于调整振荡器时钟电路的输出频率，并且在所述数字逻辑处理电路内部设有：

第一计数器A_count，用于计算向主机发送电流返馈信号的间隔时间长度；

第二计数器B_count，用于计算向主机发送电流返馈信号的时间长度；

振荡器调整值寄存器OSC_data，其值决定了用于调整振荡器时钟电路输出频率的多个端口输出逻辑状态，每个bit决定一个输出端口值；

振荡器调整标志寄存器OSC_OK，其值决定了是否在芯片上电初始化后开始振荡器校正流程，其校正的方法有如下5个步骤：

步骤S1：对芯片进行上电，振荡器时钟正常工作后，数字逻辑处理电路将从非易失性记忆体电路中读出所述OSC_data，OSC_OK数据的值，若条件OSC_OK为真和条件OSC_data每一bit的值不全为“0”或“1”时，无需调整，用此OSC_data值内容修改与振荡器时钟相连的多个输出端口状态，认为时钟修调已好，不再进行如下步骤；

步骤S2：若本芯片上电后，将从非易失性记忆体电路中读出所述的OSC_data，OSC_OK数据的值，若条件OSC_OK为假和条件OSC_data每一bit的值全为“0”或“1”时成立任何一项时，需再调整，对所述第一计数器A_count及所述第二计数器清零B_count，再执行下一步；

步骤S3：所述第一计数器A_count对于时钟源边沿计数，当A_count到达一固定值T1_count后，停止计数，打开电流返馈电路，增加芯片消耗电流，同时所述第二计数器B_count开始对于时钟源边沿计数到达一固定值T2_count后，停止计数，关闭电流返馈电路，重新开始A_count计数，往复循环；

步骤S4：单独与从机连接的主机将检测到输出电流的周期性变化，从而判断出从机此时的实际时钟源输出频率，主机发出的特定指令修改从机OSC＿data的值，从机收到后修改OSC_data值即修改影响振荡器时钟电路的输出频率，主机再检测输出电流变化边沿，计算芯片时钟频率值，再调整主机发出的特定指令修改从机OSC＿data的值，直至检测到的芯片时钟输出频率值达到预期正常范围；