[发明专利]一种对芯片原始振荡频率时钟进行校正的方法

权利要求书

1.一种对芯片原始振荡频率时钟进行校正的方法，其特征在于，其是一种对电子雷管芯片原始振荡频率时钟进行校正的方法，所述的芯片包括一数字逻辑处理电路及与其相连的非易失性记忆体电路、振荡器时钟电路、电流反馈电路，所述数字逻辑处理电路解释主机发送过来的特定指令，并接收相关数据，同时设计了多个输出端口用于调整振荡器时钟电路的输出频率，并且在所述数字逻辑处理电路内部设有：

第一计数器A_count，用于计算向主机发送电流返馈信号的间隔时间长度；

第二计数器B_count，用于计算向主机发送电流返馈信号的时间长度；

振荡器调整值寄存器OSC_data，其值决定了用于调整振荡器时钟电路输出频率的多个端口输出逻辑状态，每个bit决定一个输出端口值；

振荡器调整标志寄存器OSC_OK，其值决定了是否在芯片上电初始化后开始振荡器校正流程，其校正的方法有如下5个步骤：

步骤S1：对芯片进行上电，振荡器时钟正常工作后，数字逻辑处理电路将从非易失性记忆体电路中读出所述OSC_data，OSC_OK数据的值，若条件OSC_OK为真和条件OSC_data每一bit的值不全为“0”或“1”时，无需调整，用此OSC_data值内容修改与振荡器时钟相连的多个输出端口状态，认为时钟修调已好，不再进行如下步骤；

步骤S2：若本芯片上电后，将从非易失性记忆体电路中读出所述的OSC_data，OSC_OK数据的值，若条件OSC_OK为假和条件OSC_data每一bit的值全为“0”或“1”时成立任何一项时，需再调整，对所述第一计数器A_count及所述第二计数器清零B_count，再执行下一步；

步骤S3：所述第一计数器A_count对于时钟源边沿计数，当A_count到达一固定值T1_count后，停止计数，打开电流返馈电路，增加芯片消耗电流，同时所述第二计数器B_count开始对于时钟源边沿计数，到达一固定值T2_count后，停止计数，关闭电流返馈电路，重新开始A_count计数，往复循环；

步骤S4：单独与从机连接的主机将检测到输出电流的周期性变化，从而判断出从机此时的实际时钟源输出频率，主机发出的特定指令修改从机OSC＿data的值，从机收到后修改OSC_data值即修改影响振荡器时钟电路的输出频率，主机再检测输出电流变化边沿，计算芯片时钟频率值，再调整主机发出的特定指令修改从机OSC＿data的值，直至检测到的芯片时钟输出频率值达到预期正常范围；

步骤S5：主机再发出将此时芯片内部已接收的OSC＿data数据值写入非易失性记忆体电路中相应位置的指令，所述芯片解释执行，并停止所述第一计数器A_count及所述第二计数器B_count的计数工作，关闭电流反馈电路，取消这一循环；并将OSC_OK的值置为真，写入非易失性记忆体电路中相应位置；OSC＿data和该值存贮后，供本芯片下一次上电时调用。

2.根据权利要求1所述的一种对芯片原始振荡频率时钟进行校正的方法，其特征在于，所述固定值T1_count和T2_count的取值由设计预期的时钟输出频率和预定的两次电流返馈的时间差计算获得。

3.根据权利要求1所述的一种对芯片原始振荡频率时钟进行校正的方法，其特征在于，所述的OSC＿data为全“0”或“1”时，芯片将所述数字逻辑处理电路的输出端口全置0状态，使振荡器时钟电路输出频率处于中间值。

4.根据权利要求1所述的一种对芯片原始振荡频率时钟进行校正的方法，其特征在于，所述电流反馈电路主要由一恒流器和电子开关串联组成，电子开关受控于相连数字逻辑处理电路输出端口，初始化为关闭状态。

5.根据权利要求1所述的一种对芯片原始振荡频率时钟进行校正的方法，其特征在于，所述振荡器时钟电路是RC振荡器，数字逻辑处理电路的多个输出端口可改变R或C的大小，从而改变RC振荡器的输出频率，所述数字逻辑处理电路的输出端口不同值将导致振荡器时钟电路输出不同的对应频率。

6.根据权利要求1所述的一种对芯片原始振荡频率时钟进行校正的方法，其特征在于，所述非易失性记忆体电路为一次写入储存器OTP、多次写入储存器MTP、EEPROM或FLASH储存器，其由所述数字逻辑处理电路控制储存或读取数据。

7.根据权利要求1所述的一种对芯片原始振荡频率时钟进行校正的方法，其特征在于，所述OSC_OK的值在所述数字逻辑处理电路接受特定指令后修改为假，并存入非易失性记忆体电路内，供下一次芯片上电后重新校正时钟源输出频率。