[发明专利]版图的DFM方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种版图的适合工业生产的设计（Design for Manufacturing，DFM）方法。

背景技术

随着超大规模半导体集成电路制造工艺的发展，单位面积的晶体管个数不断增加，相对应的单个晶体管的尺寸在不断缩小。而主流的图形化技术主要通过光刻实现。而随着设计尺寸的不断缩小，晶体管尺寸越来越接近于光学分辨的极限。此时很多微小的工艺参数变化都会对光刻图形产生影响。其中曝光能量、焦距、曝光波长、数值孔径等等工艺参数是为人所知的，但有很多其他参数则是被忽略的。其中500埃以下的台阶高度差和局部区域的图形密度，是其中最被人所忽视的，但在45nm以下制造工艺中，或k1＜0.3的光刻工艺中，这种差别的影响是非常大的。近来已经有很多文献报道了类似的现象。

适合工业生产的设计也即可制造性设计方法DFM（Design For Manufacturing）是针对该问题提出的一种新的设计方法。通过对电路设计版图进行修正，规避一些比较难以制造的设计图形，使电路设计更容易被制造。在所有的DFM方法中，冗余图形填充（dummy inserting）是一种比较常见的方法，它可以解决CMP和刻蚀工艺中的图形负载效应（Pattern Loading Effect），在该领域也已经提出了很多具体的操作方法。但常见的dummy填充方法存在以下问题：更重视填充后满足全局图形密度的要求，而忽略局部区域图形的密度判定。其原因是传统光刻工艺中通常认为局部图形密度的变化只要在合理的范围内是不会影响光刻工艺的，但实际上在k1<0.3的工艺中是会产生影响的。

同时现有的DFM方法包括冗余图形填充都基本不考虑前层图形，而只考虑本层图形，其原因是通常认为只有刻蚀、CMP等工艺才会有图形负载效应，且该效应只和当前层图形相关。而在光刻工艺中，对小尺寸图形会使用底部抗反射层（BARC）工艺来消除衬底台阶和反射率的差异，传统观念认为对于有BARC的光刻工艺，下层图形是不影响光刻工艺的表现的。

但通过实验发现实际上即使使用了BARC工艺，对于k1<0.3的当前层光刻图形，下层图形的下列因素依然会产生影响，线条密度越大，关键尺寸越小时，该影响越明显：

1.下层图形密度

2.下层图形和当前层图形的距离

3.当前层图形的尺寸大小

如图1所示，是一个根据现有DFM方法不考虑前层图形，仅对当前层图形进行修正后，当前层版图中不同位置处的图形的实际关键尺寸和焦深曲线；图1表示了前层图形对当前层图形的影响。

其中横坐标P1～P5为当前层图形距离前层图形的距离，前层图形为200微米×200微米的方块，且在1000微米×1000微米区域中不存在其他图形，该前层图形和硅片之间形成一个高度为200埃的台阶，该工艺满足p=k1×λ/NA，其中k1=0.29。其中：

曲线101为有BARC时P1～P5不同位置的相同关键尺寸（CD）的当前层版图图形所对应的制作于硅片上的实际图形的CD尺寸曲线。

曲线102为没有BARC时P1～P5不同位置的相同关键尺寸（CD）的当前层版图图形所对应的制作于硅片上的实际图形的CD尺寸曲线。

柱状图103为有BARC时P1～P5不同位置的相同关键尺寸（CD）的当前层版图图形所对应的制作于硅片上的实际图形的焦深（DOF）柱状图。

柱状图104为没有BARC时P1～P5不同位置的相同关键尺寸（CD）的当前层版图图形所对应的制作于硅片上的实际图形的焦深柱状图。

可以明显看到，P1～P5位置的CD尺寸和DOF均有不同，如果要想使P1位置的当前层图形得到和P5位置的相同表现，必须考虑到前层图形对当前层图形进行修正。

发明内容

本发明所要解决的技术问题是提供一种版图的DFM方法，能消除前层图形对当前层图形的影响，降低光刻工艺的难度，使设计版图更容易被制造。

为解决上述技术问题，本发明提供的版图的DFM方法用于对设计版图进行DFM修正，所述设计版图包括多层版图，每一次DMF修正针对其中一层版图进行，该层版图为当前层版图，所述当前层版图的前一层版图为前层版图，且所述前层版图的第一图形会在硅片上形成台阶，所述DFM方法采用如下步骤对所述当前层版图进行DFM修正：

步骤一、对所述当前层版图和所述前层版图分别进行局部图形密度检查，得到所述当前层版图的局部图形密度分布和所述前层版图的局部图形密度分布。