[发明专利]多通道直接存储器存取控制器

说明书

技术领域

本发明涉及数据通信领域，具体地，涉及一种多通道直接存储器存取控制器。

背景技术

直接存储器存取（DMA，Direct Memory Access）是一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，整个数据传输操作在DMA控制器的控制下进行，在传输过程中不需要中央处理器（CPU，Central ProcessUnit）的干预，CPU可以进行其他工作，从而极大地提高了CPU的运行效率。

图1a是现有技术中典型的DMA系统的结构框图。CPU、DMA控制器、片内外存储器（包括片内RAM、RAM控制器、片内Flash、Flash控制器、片外存储器、存储器控制器）和高速I/O连接在高速总线上，各种低速外设（包括低速外设1、低速外设2、低速外设3）连接在低速总线上，并且通过总线桥和高速总线相连。总线上的设备如果要进行DMA传输，则向DMA控制器发起请求，DMA控制器在获得总线使用权后，控制在CPU内存和其它设备进行数据传输，并在传输结束后归还总线使用权。DMA传输过程中无需CPU参与，节省CPU的额外开销。

中国专利（申请号：200910080751，公开号：101504633）公开了一种多通道DMA控制器，该DMA控制器包括多个DMA通道模块和一个多路复用模块，每个DMA通道模块分别包括一个数据缓冲存储及其控制模块和一组控制寄存器，所有通道的数据缓冲存储及其控制模块都连接到一个多路复用模块。这种DMA控制器可以在一定程度上降低片上系统上总线仲裁块和存储单元的开销，并提高系统的重用性。

但是，在该中国专利的技术方案中，每个DMA通道均执行数据控制和数据传输工作，具体地，DMA通道对需读取的数据生成读取数据请求，并向CPU内存发送读取数据请求后，必须等到CPU内存返回所请求读取的数据，才能进行下一个生成读取数据请求的操作，但是，CPU内存返回数据通常会存在时延，这就造成数据传输速度慢的问题，导致该DMA控制器不适合高速数据传输的应用场景。

发明内容

有鉴于此，本发明实施例提供了一种多通道DMA控制器，用以解决现有技术中的DMA控制器的传输速度慢、不适合高速数据传输应用场景的问题。

本发明实施例技术方案如下：

一种DMA控制器，包括：若干个DMA通道和数据传输单元；所述DMA通道，用于接收到来自中央处理器CPU的缓存标识符（BD，Buffer Descriptor）更新消息后，从CPU内存中读取BD，根据BD和外设缓存中的数据存储情况，生成传输指令；所述数据传输单元，用于对来自若干个所述DMA通道的传输指令进行仲裁，根据仲裁得到的排序顺序，依次执行各个传输指令、在所述CPU内存和所述外设缓存之间传输数据。

本发明实施例通过在DMA控制器中设置若干个DMA通道和数据传输单元，将数据传输的控制操作和数据传输的数据搬运工作分离开来，也即由若干个DMA通道处理DMA数据传输的控制操作，具体地，各个DMA通道进行BD管理操作和生成传输指令操作，由一个数据传输单元处理全部的DMA数据传输的数据搬运工作，具体地，数据传输单元对来自若干个DMA通道的传输指令进行仲裁，根据仲裁得到的排序顺序，依次执行各个传输指令，在CPU内存和外设缓存之间传输数据，可见，数据传输单元执行的数据控制操作不必依赖于数据传输单元执行的数据搬运操作，能够在DMA通道侧形成数据传输的控制操作的流水作业，数据传输单元依次对来自若干个DMA通道的传输指令进行处理，在数据传输单元侧形成数据传输的数据搬运操作的流水作业，进而能够提高DMA控制器的数据传输速度，能够适用于高速数据传输的应用场景。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

图1a是现有技术中典型的DMA系统的结构框图；

图1b是本发明实施例提供的多通道DMA控制器的结构框图；

图1c是图1b所示多通道DMA控制器的工作流程图；

图2是图1b所示的多通道DMA控制器的优选结构框图；

图3是图2所示的多通道DMA控制器的优选结构框图；

图4是图3中的下行指令生成模块的工作流程图；

图5是图3中的读数据模块对下行数据的处理工作流程图；

图6是图3中的下行回写模块的工作流程图；