[发明专利]具有较短建立延时的RC滤波器电路

说明书

技术领域

本发明涉及一种具有较短建立延时的RC滤波器电路。本发明还涉及各种模拟集成电路或各种电子器件，或电子部件。

背景技术

在电路中，滤波器有着广泛的应用，特别是如图1所示的RC滤波器，结构简单，应用范围非常广泛。但由于它的固有属性，即RC延时在形成滤波作用的同时，也会引入一定的延时。具体的，在过滤阶跃大信号波形的应用条件下，电路需要的是，信号在稳态时，滤波器对信号噪声的过滤作用；而在阶跃大信号的建立的过程中，这种延时往往是不期待的。

为了减小这种不期待的RC滤波延时，现有的技术主要从以下方面解决，但会存在一定的缺点：

1.减小RC滤波的时间常数，这种方法会使滤波器截止频率变高，对高频噪声信号的抑制作用减弱；

2.减小RC滤波的时间常数的同时，减小输入信号的高频成份，但这对设计提出了过高的要求，有可能失去了RC滤波器的意义。

发明内容

本发明要解决的问题是，现有的RC滤波器输出建立时间过长的问题。

RC滤波器的延时是由于在信号直流成份建立的过程中，由于电阻R的阻碍作用，信号源的电流不能很快的流到输出电容上，或电容C相对过大，需要吸收较多的电荷，才能达到所需的电位。因此在信号建立的初期，以输入信号作为参考，通过另外的通路提供电荷给输出电容，而在输出电位与直流电位很接近的时候，切断这一支路，就很好的克服了这个问题。基于此，可以得到本发明的解决方案。

本发明提供了一种具有较短建立延时的RC滤波器电路，如图2所示，包括：RC滤波器(2)，RC延时减小模块Bst(3)。其中RC滤波器(2)由电阻R，电容C通过结点Nsout串联而成；RC延时减小模块Bst(3)，至少包括两个端口：输入端in和输出端out，输入端in与结点Nsin相连，输出端out与结点Nsout相连；信号源sig通过Nsig接入，作为例子，信号源sig的参考端与电容C共一个结点Ngnd。

电路工作过程如下：RC延时减小模块Bst(3)，在RC滤波器输出结点Sout上电压建立的过程中，给其提供一个不是来源于信号源的电流；当输出结点与输入信号的差值小于某一给定的值时，该电流将会被切断，不会影响对输出信号结点的稳定值。

上述Bst(3)模块根据具体应用，至少具有下面的特征之一：

A)当out与in的电压之间差值的绝对值大于某一设定值时，out将具有很低的阻抗，即对负载相当于一个电压源，使out的电压与in之间过大的偏差变小；当out与in的电压之间差值的绝对值小于该设定值时，out将具有很高的阻抗，没有或只有极小的电流负载作用。

B)当out与in的电压之间差值大于某一设定正值时，out将具有很低的阻抗，即对负载而言相当于一个电压源，使out的电压与in之间过大的偏差变小；当out与in的电压之间差值小于该设定的正值时，out将具有很高的阻抗，没有或只有极小的电流负载作用。

C)当out与in的电压之间差值小于某一设定负值时，out将具有很低的阻抗，即对负载而言相当于一个电压源，使out的电压与in之间过大的偏差变小；当out与in的电压之间差值大于该设定的负值时，out将具有很高的阻抗，没有或只有极小的电流负载作用。

模块Bst(3)可能有多种实现形式，可以但不是必须以下一种形式

A)pmos，其栅极接Bst的输入端in，源极接Bst的输出端out，漏极接只可吸收电流的低阻抗结点；

B)nmos，其栅极接Bst的输入端in，源极接Bst的输出端out，漏极接只可输出电流的低阻抗结点；

C)其它满足前述Bst特征的器件或电路模块。

本发明公开的一种具有较短建立延时的RC滤波器电路(1)，具有多种应用形式：

A)可以但不必须是以级联的形式出现，此处级联的形式是指多个电路(1)前一级的输出接到后一级的输入；

C)可以但不必须是以并联的形式出现，此处并联的形式是指多个电路(1)输入接到同一个结点。

C)可以但不必须是以前述(A)(B)应用形式为单元的混合应用

与现有技术相比，上述公开的具有较短建立延时的RC滤波器电路具有以下优点：即使RC时间常数很大，也能够保证输出结点在很短的时间内达到与稳态值相差很小的值，甚至可以达到满足电路性能所需的精度要求。

本发明公开的电路，有一个特点是，所采用的电子器件可以用多种工艺来实现，如CMOS，BiCOMS，SOI。

附图说明