[发明专利]薄膜晶体管、阵列基板及制造方法和显示器件

权利要求书

1.一种薄膜晶体管，包括栅极、栅绝缘层、氧化物有源层、源极、漏极，其中，所述氧化物有源层对应所述源极与漏极间隔位置为沟道区，其特征在于，所述源极和所述氧化物有源层之间形成有源过渡层，所述漏极和所述氧化物有源层之间形成有漏过渡层，其中所述源过渡层和所述漏过渡层不相连，所述源过渡层与漏过渡层直接接触所述氧化物有源层。

2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源过渡层与源极图案相同，所述漏过渡层与漏极图案相同。

3.根据权利要求1所述的薄膜晶体管，其特征在于，所述源过渡层、漏过渡层相对于源极、漏极的位置向沟道区域相对延伸，且覆盖部分沟道区。

4.根据权利要求1所述的薄膜晶体管，其特征在于，所述源过渡层与漏过渡层的厚度为10nm—1000nm。

5.根据权利要求1所述的薄膜晶体管，其特征在于，所述源过渡层与漏过渡层的材料为至少包含B、Si、Ge、Te中一种元素的重掺杂半导体材料。

6.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管的氧化物有源层包括沟道区、源接触区和漏接触区，其中沟道区表现为半导体特性，源接触区和漏接触区表现为导体特性。

7.根据权利要求6所述的薄膜晶体管，其特征在于，所述氧化物有源层沟道区的电阻大于10⁶Ω·cm～10⁹Ω·cm，所述氧化物有源层源接触区和漏接触区的电阻小于1*10^-3Ω·cm。

8.根据权利要求1所述的薄膜晶体管，其特征在于，所述源过渡层、漏过渡层与源极、漏极在同一次构图工艺中形成。

9.根据权利要求1-8任一所述的薄膜晶体管，其特征在于，所述栅极形成在基板上，其上形成有栅绝缘层、氧化物有源层，所述源过渡层、漏过渡层形成于氧化物有源层上，源过渡层与漏过渡层上分别形成有源极、漏极。

10.根据权利要求1-8任一所述的薄膜晶体管，其特征在于，所述源极、漏极形成在基板上，其上分别形成有源过渡层和漏过渡层，在源过渡层和漏过渡层上形成有氧化物有源层、栅绝缘层以及栅极。

11.根据权利要求1-8任一所述的薄膜晶体管，其特征在于，所述氧化物有源层形成在基板上，其上形成源过渡层及漏过渡层，在源过渡层与漏过渡层上分别形成有源极与漏极、源极漏极之上形成有栅绝缘层以及栅极。

12.一种阵列基板，包括形成在基板上的栅线、栅极以及数据线、像素电极、薄膜晶体管、钝化层以及钝化层过孔，其特征在于，所述薄膜晶体管包括栅极、栅绝缘层、氧化物有源层、源极、漏极，其中，所述氧化物有源层在所述源极与漏极断开位置为沟道区，其特征在于所述源极和所述氧化物有源层之间形成有源过渡层，所述漏极和所述氧化物有源层之间形成有漏过渡层，其中所述源过渡层和所述漏过渡层不相连，所述源过渡层与漏过渡层直接接触所述氧化物有源层。

13.根据权利要求12所述的阵列基板，其特征在于，所述源过渡层与源极图案相同，所述漏过渡层与漏极图案相同。

14.根据权利要求12所述的阵列基板，其特征在于，所述源过渡层、漏过渡层相对于源极、漏极的位置向沟道区域相对延伸，且覆盖部分沟道区。

15.根据权利要求12所述的阵列基板，其特征在于，所述源过渡层与漏过渡层的厚度为10nm—1000nm。

16.根据权利要求12所述的阵列基板，其特征在于，所述源过渡层与漏过渡层的材料为至少包含B、Si、Ge、Te中一种元素的重掺杂半导体材料。

17.根据权利要求12所述的阵列基板，其特征在于，所述薄膜晶体管的氧化物有源层包括沟道区、源接触区和漏接触区，其中沟道区表现为半导体特性，源接触区和漏接触区表现为导体特性。

18.根据权利要求17所述的阵列基板，其特征在于，所述氧化物有源层沟道区的电阻大于10⁶Ω·cm～10⁹Ω·cm，所述氧化物有源层源源接触区和漏接触区的电阻小于1*10^-3Ω·cm。