[发明专利]读操作控制信号发生器及其工作方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种读操作控制信号发生器。本发明还涉及一种读操作控制信号发生器的工作方法。

背景技术

非易失性存储器(Non-Volatile Memory，NVM）中的读操作控制信号发生器的作用是进行读操作（read为高电平）时，利用aclk上升沿触发，产生读操作所需要的三个控制信号即信号放大均衡信号（Sense Amplifier Equiplirium，saeq）、信号放大使能信号（Sense Amplifier Enable，saen）一即saen1，信号放大使能信号二即saen2。如图3所示，是现有读操作控制信号发生器产生的上述三个控制信号的时序波形图，读操作时，信号reset和sleep都设置为0，信号read为1，其中延迟时间tcl、tpc、tsa分别对应读操作的前三个过程，地址建立、预充电（pre-charge）、信号转换与放大，读操作的最后一个过程为数据锁存(latch)。

现有的读操作控制信号发生器主要由延迟电路和外围相应的控制电路组成；如图1所示，是现有读操作控制信号发生器的示意图；现有读操作控制信号发生器101主要包括三个延迟电路102a、102b和102c以及相应的外围控制电路组成。

延迟电路102a是用于产生tcl_delay延迟的电路，信号aclk经过一与非门和一反相器后输入到延迟电路102a的输入端，延迟电路102a的输出端通过两个反相器串接到一个D型触发器一的时钟信号端，在信号aclk的上升沿处，延迟电路102a将信号aclk的上升沿延迟tcl的时间间隔后对后续的D型触发器一触发，D型触发器一将高电平输出，该高电平依次通过两个串接的反相器、一个与非门和一个反相器实现信号saeq的输出。

延迟电路102b是用于产生tpc_delay延迟的电路，上述D型触发器一输出的高电平输入到延迟电路102b中，延迟电路102a将该高电平延迟tpc的时间，并将该延迟后的信号经过反相器的取反后作为信号saeq的输出，使信号saeq延迟tpc的时间后降为低电平。

信号saeq输入到D型触发器二的时钟信号端，信号saeq的上升沿对D型触发器二进行触发并输出一高电平，该高电平经过两个串接的反相器输出信号saen1。

延迟电路102c是用于产生tsa_delay延迟的电路，信号saeq经过一反相器取反后输入到延迟电路102c的输入端，延迟电路102c将信号saeq的反相信号延迟tsa的时间间隔后输入到D型触发器三的时钟信号端，信号saeq的下降沿在延迟tsa的时间间隔形成于上升沿对D型触发器三进行触发型形成一个高电平，该高电平经两个串联的反相器输出信号saen2。

现有读操作控制信号发生器101的相应外围电路还包括：

由信号reset和信号sleep各自取反和接入到一与非门并输出信号clr，信号clr接入到延迟电路102a的清零端实现延迟电路102a的清零。

信号reset和信号sleep输入到一或非门后输出一或非信号并将该或非信号和信号read都接入到一与非门后输出信号reseta。信号reseta输入到D型触发器二和D型触发器三的复位端并实现D型触发器二和D型触发器三的复位。

信号aclk输入到D型触发器四后在D型触发器四的反相信号输出端即QB端输出信号clear_saen1，信号clear_saen1输入到D型触发器二的清零端实现对信号saen1的清零。D型触发器四的同相信号输出端即Q端的信号和信号reset输入到一或非门后输出一信号到D型触发器四的复位端实现D型触发器四的复位。

延迟电路102a的输出信号经过一反相器取反后输入到D型触发器五的时钟信号端并对D型触发器五触发后产生一输出信号，该输出信号和信号clr输入到或非门后输出一信号clrb，信号clrb输入到D型触发器一的复位端实现对D型触发器一的复位，信号clrb也输入到延迟电路102b的清零端实现对延迟电路102b的清零。D型触发器五的输出信号通过一延迟电路后和信号reset一起接入到一或非门中并经该或非门输出一信号到D型触发器五的复位端实现对D型触发器五的复位。

信号saeq经一反相器取反后输出信号rstb2，信号rstb2和信号sleepb都输入到与非门后通过该与非门输出一信号到延迟电路102c的清零端实现对延迟电路102c的清零。信号rstb2还输入到D型触发器三的清零端实现对D型触发器五的清零。