[发明专利]读操作控制信号发生器及其工作方法

权利要求书

1.一种读操作控制信号发生器，其特征在于，包括：

第一延迟电路，输入端连接内部时钟信号、输出端输出第一输出信号，所述第一输出信号和所述内部时钟信号之间的延迟时间为第一延迟时间；所述内部时钟信号在外部时钟信号的上升沿触发下产生一高电平；

第二延迟电路，输入端连接所述第一输出信号、输出端输出第二输出信号，所述第一输出信号和所述第二输出信号之间的延迟时间为第二延迟时间；

第三延迟电路，输入端连接所述第二输出信号、输出端输出第三输出信号，所述第二输出信号和所述第三输出信号之间的延迟时间为第三延迟时间；

读操作的信号放大均衡信号由所述第二输出信号的非信号和所述第一输出信号相与非后经一同相器输出；

读操作的信号放大使能信号一由所述第一输出信号经一同相器输出；读操作的信号放大使能信号二由所述第三输出信号经一同相器输出；

所述第一延迟电路、所述第二延迟电路和所述第三延迟电路都采用相同的延迟电路结构一；

所述延迟电路结构一包括：充放电电容，用于充放电；放电电流路径，用于提供放电电流，所述放电电流的大小通过一偏置电压调节，通过调节所述电容和所述放电电流的大小调节所述延迟电路结构一的延迟时间；一清零电路，在所接收的清零信号为低电平时所述延迟电路结构一的输出端清零；

所述第一延迟电路、所述第二延迟电路和所述第三延迟电路的清零电路都连接同一清零信号，在所述外部时钟信号的上升沿处所述清零信号变为低电平使所述第一延迟电路、所述第二延迟电路和所述第三延迟电路的输出端都清零；

第四延迟电路，所述第四延迟电路的输入端连接所述第三输出信号、输出端输出第四输出信号，所述第三输出信号和所述第四输出信号之间的延迟时间为第四延迟时间；在所述第四输出信号的上升沿处所述清零信号变为低电平使所述第一延迟电路、所述第二延迟电路和所述第三延迟电路的输出端都清零。

2.如权利要求1所述的读操作控制信号发生器，其特征在于，所述延迟电路结构一包括：

由第一NMOS管和第一PMOS管组成的第一CMOS反相器，所述第一NMOS管和所述第一PMOS管的漏极相连，所述第一NMOS管和所述第一PMOS管的栅极相连并作为信号的输入端，所述第一PMOS管的源极接电源；

由第二NMOS管和第二PMOS管组成所述充放电电容，所述第二NMOS管和所述第二PMOS管的栅极连接在一起并和所述第一PMOS管的漏极相连，所述第二NMOS管的源漏都接地形成一电容结构，所述第二PMOS管的源漏都接电源形成一电容结构；

由第三NMOS管和第三PMOS管组成的第二CMOS反相器，所述第三NMOS管和所述第三PMOS管的漏极相连并作为信号的输出端，所述第三NMOS管和所述第三PMOS管的栅极连接在一起并和所述第一PMOS管的漏极相连，所述第三PMOS管的源极接电源，所述第三NMOS管的源极接地；

第四PMOS管，其源极接电源，所述第四PMOS管的漏极连接所述第三NMOS管的栅极，所述第四PMOS管的栅极连接所述清零信号；

第四NMOS管，其漏极连接所述第一NMOS管的源极，所述第四NMOS管的源极接地，所述第四NMOS管的栅极接偏置电压；

第五NMOS管，其漏极连接所述第一NMOS管的源极，所述第五NMOS管的源极接地；

由第五PMOS管和第六NMOS管连接形成的传输管，所述第五PMOS管和所述第六NMOS管的源极连接在一起并接所述偏置电压，所述第五PMOS管和所述第六NMOS管的漏极连接在一起并接所述第五NMOS管的栅极；所述第五PMOS管的栅极连接置位信号，所述第六NMOS管的栅极连接所述置位信号的反相信号；

第七NMOS管，其漏极连接所述第五NMOS管的栅极，所述第七NMOS管的源极接地，所述第七NMOS管的栅极接所述置位信号。

3.一种如权利要求1所述的读操作控制信号发生器的工作方法，其特征在于，包括如下步骤：

步骤一、在所述外部时钟信号的上升沿触发下使所述清零信号变为低电平，所述清零信号使所述第一输出信号、所述第二输出信号、所述第三输出信号、所述信号放大均衡信号、所述信号放大使能信号一和所述信号放大使能信号二都为低电平；

步骤二、在所述外部时钟信号的上升沿触发下，所述内部时钟信号产生一高电平；

步骤三、所述第一延迟电路对所述内部时钟信号延迟所述第一延迟时间并输出所述第一输出信号，所述第一输出信号经一同相器输出所述信号放大使能信号一；

步骤四、所述第二延迟电路对所述第一输出信号延迟所述第二延迟时间并输出所述第二输出信号，由所述第二输出信号的非信号和所述第一输出信号相与后经一同相器输出所述信号放大均衡信号；

步骤五、所述第三延迟电路对所述第二输出信号延迟所述第三延迟时间并输出所述第三输出信号，所述第三输出信号经一同相器输出所述信号放大使能信号二；

步骤六、所述第四延迟电路对所述第三输出信号延迟所述第四延迟时间并输出所述第四输出信号，在所述第四输出信号的上升沿处所述清零信号变为低电平使所述第一延迟电路、所述第二延迟电路和所述第三延迟电路的输出端都清零；

步骤七、在步骤六的清零之后到下一个所述外部时钟信号的上升沿到来之前，本次读操作完成，数据已被锁存，等待下一个所述外部时钟信号的上升沿到来并跳转到步骤一开始下一次的读操作。