[发明专利]薄型大功率、低正向贴面封装二极管

说明书

技术领域

 本发明涉及一种贴面封装二极管，尤其涉及一种薄型大功率、低正向贴面封装二极管。

背景技术

目前，大功率贴面封装二极管的需求量和发展是当今热点并会非常迅速，随着产品线路板小型化而使产品小型化的发展趋势，特别是对大功率小型化贴面封装二极管发展更为迅速。但目前的贴面封装二极管在逐渐减小体积的同时，存在多种问题：为了保证大功率，故采用面积较大的硅芯片来降低二极管的正向压降，但由于封装外形较小而不利于应用，同时会因为受到封装应力的影响而致性能低下；另外，因保持大功率并尽量缩小体积而致发热量增加，而传统贴面封装二极管的接线端多为条形，无法有效散热，所以温升较大。为此个别厂家采用了连接片（jumper），但连接片小且不规则，致使人工操作较难，效率低下；近来出现个别外资企业用Clip bonder自动设备操作，但效率更低且成本较高。

发明内容

 本发明的目的就在于为了解决上述问题而提供一种散热效果好并便于加工的薄型大功率、低正向贴面封装二极管。

为了达到上述目的，本发明采用了以下技术方案：

本发明所述薄型大功率、低正向贴面封装二极管，包括肖特基硅芯片、上料片、下料片和封装环氧树脂，所述肖特基硅芯片通过焊料焊装于所述上料片的下段侧表面与所述下料片的下段侧表面之间，所述封装环氧树脂封装于所述肖特基硅芯片、上料片和下料片的外面，所述上料片的上端片、所述下料片的下端片和所述下料片的外表面均置于所述封装环氧树脂外。肖特基硅芯片是一种热载流子芯片，是近年来问世的低功耗、大电流、超高速半导体器件，其反向恢复时间极短，可以小到几纳秒。

为了增强上料片的抗拉能力，所述上料片的中部两侧分别设有向两侧外延的凸块，所述上料片的中部两侧与所述凸块相接的位置分别设有向中间内缩的凹槽。所述凸块为方形，其宽度为0.5至0.8mm，其外延长度为0.2至0.5mm；所述凹槽为方形，其宽度为0.3至0.6mm，其内缩长度为0.2至0.5mm。

为了增强下料片的抗拉能力，所述下料片的下端片的引出位置设有向上内缩的凹口。所述凹口为半圆形，其直径为0.3mm。

为了阻挡焊料流出，所述下料片的中部用于与所述肖特基硅芯片焊接的位置设有用于阻挡焊料流出至边缘的环形防流沉槽。所述环形防流沉槽的环形框为方形；所述环形防流沉槽为“V”形沉槽，其深度为0.02至0.07mm，其槽口宽度为0.2mm。

所述上料片与所述下料片均为铜片。

本发明的有益效果在于：

本发明所述贴面封装二极管采用肖特基硅芯片，在不增加硅芯片面积的情况下达到降低正向压降的目的，电流10A测试可达0.44V以下；通过采用片状式料片，减小了二极管的厚度，实现了外形薄、体积小的目的，并通过大面积的端片外露，使其具有良好的散热能力，实现了功率大、散热好的目的，并便于贴装；通过在料片上设置凸块、凹槽和凹口，增强了料片的抗压、抗拉能力，从而增强了二极管的抗机械应力能力；通过在下料片上设置环形防流沉槽，有效克服了因焊料流出至料片外引起的肖特基硅芯片性能下降的问题。

本发明所述贴面封装二极管的双料片结构使其加工更加方便，即可采用双料片加工同时进行的工艺，其效率高、成本低，解决了单片矩阵式料片用连接片焊接存在的效率低、成本高、连接片不易定位等问题，使贴面封装二极管更能适应大功率、小体积的发展趋势。

附图说明

图1是本发明所述贴面封装二极管被分割前所在的矩阵式组件的主视结构示意图；

图2是本发明所述贴面封装二极管被分割前所在的矩阵式组件的后视结构示意图；

图3是本发明所述上料片的主视图；

图4是本发明所述下料片的主视图；

图5是图4中的A-A剖视图；

图6是本发明所述贴面封装二极管的主视结构示意图；

图7是本发明所述贴面封装二极管的后视结构示意图；

图8是本发明所述贴面封装二极管的右视结构示意图。

具体实施方式

下面结合附图对本发明作进一步具体描述：