[发明专利]一种用于锁相环的电荷泵电路

说明书

技术领域

本发明属于电子技术领域，涉及集成电路设计技术，尤其涉及一种应用于锁相环的电荷泵电路。

背景技术

锁相环（PPL）是模拟及数模混合集成电路中的一个重要模块，在无线通讯、频率合成、时钟恢复等方面有非常广泛的应用。在各种锁相环结构中，电荷泵锁相环（Charge Pump Phase-Locked Loop，CPPLL）因其稳定性高、捕捉范围大、鉴频鉴相器采用数字电路等优点被广泛应用于芯片设计中。

锁相环是把输入信号和输出信号相位相比较的反馈系统。图1所示为典型的电荷泵锁相环系统结构，包括鉴频鉴相器（PFD）、电荷泵（CP）、环路滤波器（LF）、压控振荡器（VCO）、分频器（MMD）等模块。CP电路在其中起着非常重要的作用，它将PFD电路输出的数字控制信号，包括充、放电控制信号UP、DOWN转化成模拟信号，进而控制VCO的输出频率，实现锁相功能，此处的模拟信号主要由两个要求：1、纹波小；2、线性度好。这就要求CP电路要满足两个条件：1、充、放电电流相等；2、在一定范围内充、放电电流保持恒定。在实际应用中，CP电路由于受到MOS管沟道长度调制效应、电荷共享、电荷注入等非理想因素的限制，存在着严重的电流失配，这是影响环路性能的主要因素。

现有的第一种电荷泵电路如图2所示，包括PMOS电流镜MP1和MP3，NMOS电流镜MN2和MN4，PMOS开关管MP4，NMOS开关管MN3，偏置电路NMOS开关管MN5，鉴频鉴相器的输出控制信号UP、DOWN以及电荷泵电容C_cp，主体电路可分为支路1、支路2。偏置电路为后级电路提供偏置电压和电流，I₁/I₂按照一定比例镜像参考电流I_ref。鉴频鉴相器的输出控制信号UP控制MP4的导通与关断，DOWN控制MN3的导通与关断，当UP、DOWN为低时：MP4导通、MN3关断，I_ch镜像I₁对电容C_cp充电，当UP、DOWN为高时：MP4关断、MN3导通，I_dis镜像I₂对电容C_cp放电，当MP4、MN3同时关断时，电容C_cp不进行放电或者充电，V_cp维持不变。

该电路的缺点在于：1、电流镜电流失配问题：由于沟道调制效应，PMOS电流镜中MP3管和NMOS电流镜中MN4管的V_ds不相等，例如V_cp（图2中所示Y点电位）为高时，MP4、MN3的漏极电压为高，则I_ch<I_dis，那么在复位脉冲期间，MP4、MN3都会开启，此时电容C_cp就会释放电荷，V_cp会跟着降低，不会维持不变，这会对下级电路造成影响。2、电荷共享问题：PMOS电流镜中MP3管和NMOS电流镜中MN4管分别靠近电源和地，漏极存在一定的电容，假设开关管MP4、MP3都断开，那么MP3管使节点Y充电到VDC，MN4管使节点X放电到零电位。在下一个相位比较瞬间，若开关管MP4、MP3都开启，节点X的电位上升，节点Y的电位下降，如果忽略开关管MP4、MP3上的电压降，则V_X=V_Y=V_Ccp，即使C_X=C_Y，V_X的变化量也不一定等于V_Y的变化量，这两者之差由C_cp提供，从而导致C_cp上电压的跳动。由图3可以明显的看出：I_ch和I_dis不相等。由于鉴频鉴相器内部环路的延迟，其输出信号UP、DOWN会有很窄的复位脉冲，虽然复位脉冲可以起到消除死区的作用，但是会使得PMOS、NMOS开关管同时导通，如果这时的充、放电电流不相等，电荷泵电容C_cp上的净电流不为零，使得C_cp上面的电位在每个周期都有固定的变化，锁相环路为了保持锁定，就会在输入、输出之间产生相位误差。