[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件。

背景技术

一般地，半导体器件被分成其中在半导体基板的一面形成电极的水平型元件以及其中在半导体基板的两面形成电极的垂直型元件。在垂直型半导体器件中，在导通状态中漂移电流流动的方向与在截止状态中耗尽层根据反向偏压生长的方向相同。在一般平面型n沟道的垂直型MOSFET（绝缘栅型电场效应晶体管）中，高电阻n^-漂移层部分用作使得漂移电流在导通状态中在垂直方向上流动的区域。因此，通过缩短n^-漂移层中的电流路径，漂移电阻下降，由此存在降低MOSFET的实质导通电阻的优点。

另一方面，耗尽高电阻n^-漂移层部分以增加截止状态中的击穿电压。由此，当n^-漂移层被形成为薄时，漏极和基极之间的从p基区和n^-漂移层之间的p-n结推进的耗尽层的扩散宽度减小，并且以快速的方式达到硅的阈值电场强度，由此击穿电压减小。与此相反，在具有高击穿电压的半导体器件中，由于n^-漂移层厚，因此导通电阻高，由此损耗增加。如上所述，在导通电阻和击穿电压之间存在折衷关系。

已知还在诸如绝缘栅双极晶体管（IGBT）、双极晶体管和二极管之类的半导体器件中类似地形成有这种折衷关系。另外，这种折衷关系对在导通状态中漂移电流流动的方向与在截止状态中耗尽层根据反向偏压生长的方向彼此不同的水平型半导体器件是常见的。

作为针对根据上述折衷关系的问题的解决方案，已知其中漂移层被形成为具有平行p-n结构的超结半导体器件，该平行p-n结构具有通过以交替的方式反复地接合n型区和p型区获取的配置，其杂质密度增加。在具有这种结构的半导体器件中，通过将平行p-n结构的n型区和p型区的杂质总量配置为在总体上相同，可获取低导通电阻，同时维持击穿电压。因此，为了维持具有这种结构的半导体器件的击穿电压，有必要高精度地控制平行p-n结构的n型区和 p型区的杂质总量。

同时，为了实现半导体器件的高击穿电压，元件周缘部结构是必要的。在没有元件终端结构的情况下，漂移层的终端处的电场高，从而减小击穿电压，由此难以实现高击穿电压。作为用于解决这种问题的结构，已提出了将其间距小于元件激活部的平行p-n结构的平行p-n结构排列在元件激活部的平行p-n结构的外周的表面侧区域中（例如，参见JP2003-224273A）。根据该提议，缓和元件激活部附近的表面电场，由此维持高击穿电压。

另外，即使在维持高击穿电压时，在没有耐电荷性的半导体器件中，随着时间的流逝击穿电压也减小，并且因此难以确保击穿电压的可靠性。作为用于解决这种问题的结构，已提出了其中n^-表面区排列在元件周缘部的平行p-n结构的表面侧区域中且电连接到设置在n^-表面区内部的p型保护环区域的场板电极排列在n^-表面区的表面上的结构（例如，参见WO2011/013379A）根据这种提议，可抑制由正电荷和负电荷引起的击穿电压的减小。

作为包括p型保护环区域和场板电极的半导体器件，已提出了具有如下配置的半导体器件：正向/反向击穿电压结构单元包括设置在内周侧的深的第一FLR以及设置在外周侧的浅的第二FLR，覆盖表面层上的多个第一和第二FLR之间的表面的绝缘膜以及与多个FLR的表面接触的导电场板悬伸出设置在多个FLR之间的绝缘膜的表面（例如，参见JP2009-187994A）。另外，作为另一设备，已提出了其中在具有一种导电类型的半导体单元上表面的区域内设置具有另一导电类型的保护环且该保护环连接到场板的半导体器件（例如，参见JP2000-101082A和US6,274,904）。

然而，在具有低耐电荷性的半导体器件中，即使在可确保初始击穿电压时，随着时间的流逝击穿电压也减小，并且因此存在难以确保击穿电压的可靠性的问题。例如，在JP2003-224273A中公开的半导体器件中，当在场板电极和沟道终止（stopper）电极之间的氧化膜上存在正电荷时，耗尽层难以扩散，并且因此在场板末端的电场变高，由此存在击穿电压减小的问题。在JP2009-187994A、JP2000-101082A、以及US6,274,904中公开的半导体器件中，平行p-n层未设置在元件周缘部中，并且因此存在难以实现高击穿电压的问题。