[发明专利]延迟级、环形振荡器、PLL电路和方法

权利要求书

1. 一种环形振荡器电路，包括：

第一差分延迟级；以及

耦合到第一延迟级的至少一个第二差分延迟级，

其中所述第一和第二差分延迟级中的至少一个包括下述：

至少一个第一和第二差分延迟分支，其每一个包括第一和第二分支，

至少一个可控开关装置，为了将预定义数量的差分延迟分支连接到电源电压，其包括第一和第二电源电位，

正反馈电路，其被布置在所述第一和第二分支之间，并且其为每个分支提供正反馈信号，其中所述正反馈电路包括两个晶体管，所述两个晶体管关于它们的控制端和输出端彼此交叉耦合，

其中所述环形振荡器电路包括电源电压调谐电路，以便调谐所述第一或第二电源电位。

2. 如权利要求1所述的环形振荡器电路，其中所述延迟级的所述至少一个可控开关装置被设计成将预定义数量的延迟分支彼此并联连接，以便根据并联连接的延迟分支的数量来提供不同的频率范围。

3. 如权利要求2所述的环形振荡器电路，其中所述延迟级还包括用于提供相应输出信号的至少一个输出端，所述相应输出信号包括由所述可控开关装置所设定的输出频率。

4. 如权利要求2所述的环形振荡器电路，其中所述延迟级的所述开关装置包括可控开关，用于将延迟分支彼此并联连接。

5. 如权利要求1所述的环形振荡器电路，其中所述延迟级还包括至少一个控制端，以便接收至少一个控制信号，其中所述至少一个控制端被连接到所述可控开关装置的相应控制端。

6. 如权利要求1所述的环形振荡器电路，其中所述延迟级还包括接收输入信号的输入端。

7. 如权利要求1所述的环形振荡器电路，其中所述延迟级还包括接收第一电源电位的第一电源端和接收第二电源电位的第二电源端，其中所述第二电源电位低于所述第一电源电位。

8. 如权利要求7所述的环形振荡器电路，其中所述第一电源电位是正电源电位，以及所述第二电源电位是负电源电位。

9. 如权利要求7或8所述的环形振荡器电路，其中所述延迟分支中的分支能够通过第一可控开关连接到第一电源端，并且这些分支还能够通过第二可控开关连接到第二电源端，其中当所述第一和第二可控开关被切断时，相应分支从所述电源电压断开，并且当所述第一和第二可控开关被接通时，所述分支被连接到所述电源电压。

10. 如权利要求9所述的环形振荡器电路，其中所述第一和第二可控开关被形成为半导体开关。

11. 如权利要求9所述的环形振荡器电路，其中所述第一和第二可控开关被形成为基于CMOS的晶体管。

12. 如权利要求9所述的环形振荡器电路，其中所述第一和第二可控开关是数字开关，所述数字开关被设计成通过向它们的控制端施加数字控制信号来数字地连接或断开相应的分支。

13. 如在前权利要求之一所述的环形振荡器电路，其中每一个分支包括至少一个反相器。

14. 如权利要求13所述的环形振荡器电路，其中所述反相器被连接到输入端，以便接收输入信号，其中所述反相器通过所述开关装置被连接到所述电源电压，并且其中所述反相器被连接到提供输出信号的输出端。

15. 如权利要求13所述的环形振荡器电路，其中所有的反相器被连接到公共输入端和公共输出端。

16. 如权利要求13所述的环形振荡器电路，其中每一个反相器包括低输出阻抗，并且其中每一个反相器被设计成加载和卸载能够连接到延迟级的输出端的下游的另一延迟级的电容负载。

17. 如权利要求1所述的环形振荡器电路，其中所述延迟级包括：两个互补输入端，以便接收互补输入信号；以及两个互补输出端，以便提供互补输出信号。

18. 如权利要求1所述的环形振荡器电路，还包括振荡器输出端，用于提供具有由所述第一和第二延迟级所设定的振荡器频率的振荡器输出信号。