[发明专利]静电保护电路及其电池保护电路

说明书

【技术领域】

本发明涉及电路设计领域，特别涉及一种静电保护电路及其电池保护电路。

【背景技术】

图1示出了一种电池保护系统的结构图。如图1所示，所述电池保护系统包括电池电芯Bat、电阻R1、电容C1、电池保护电路110、电阻R2、充电功率开关130和放电功率开关120。电阻R1和电容C1串联于电池电芯Bat的正极B+和负极B-之间，充电功率开关和放电功率开关串联于电池电芯的负极B-和电池的负极P-之间，电池电芯Bat的正极B+直接与电池的正极P+之间。

所述放电功率开关包括NMOS(N-channel Metal Oxide Semiconductor)场效应晶体管MN1和寄生于其体内的二极管D1。所述充电功率开关包括NMOS场效应晶体管MN2和寄生于其体内的二极管D2。NMOS晶体管MN1的漏极和NMOS晶体管MN2的漏极相连，NMOS晶体管MN1的源极与电池电芯的负极B-相连，NMOS晶体管MN2的源极与电池的负极P-相连。

所述电池保护电路110包括三个连接端(或称为检测端)和两个控制端，三个连接端分别为电池电芯正极B+连接端(或称电源端)VDD，电池电芯负极B-连接端VSS和电池负极P-连接端VM，两个控制端分别为充电控制端COUT和放电控制端DOUT。其中连接端VDD连接于电阻R1和电容C1之间，连接端VSS与电池电芯的负极B-相连，连接端VM通过电阻R2连接于电池的负极P-，充电控制端C_OUT与充电功率开关130的控制端相连，即NMOS晶体管MN2的栅极，放电控制端D_OUT与放电功率开关120的控制端相连，即NMOS晶体管MN1的栅极。

所述电池保护电路110可以对电池电芯Bat进行充电保护和放电保护。在进行正常充电时，所述电池保护电路110控制NMOS晶体管MN2导通，NMOS晶体管MN1截止，充电电流从NMOS晶体管MN1的体二极管D1流到NMOS晶体管MN2。在充电发生异常(比如充电过流和充电过压)时，所述电池保护电路110控制NMOS晶体管MN2截止，从而切断了充电过程。在进行正常放电时，所述电池保护电路110控制NMOS晶体管MN2截止，NMOS晶体管MN1导通，放电电流从NMOS晶体管MN2的体二极管D2流到NMOS晶体管MN1。在放电发生异常(比如放电过流和放电过压)时，所述电池保护电路110控制NMOS晶体管MN1截止，从而切断了放电过程。

静电防护对集成电路来说非常重要，在工业界已经进行了许多研究。无论是在电子设备的正常使用，运榆和库存，以及在生产装配各种集成电路元件都有可能发生静电放电。这些难以正确预见和防范的静电放电会损坏集成电路，产生不良率，甚至导致巨额损失。在目前的集成电路设计和制造时都会特别注意静电放电保护电路的设计。静电放电保护电路通常是连接在两个不同的管脚之间，与内部电路并联。随着静电放电保护电路两端的静电电荷不断积累，这两端的电压将不断增加，一旦达到静电放电保护电路的激活放电阈值，静电放电保护电路就开始泻放静电，从而实现保护内部电路的功能。这里所述的激活放电阈值对于大多数现有技术来说为击穿电压(breakdown voltage)。

通常，图1中的电池保护电路110是一块芯片，其各个连接端之间也需要设置静电保护电路(ESD)。特别的，在电源端VDD和电池负极连接端VM之间也设置有如图2所示的静电保护器件。如图2所示，所述静电保护器件包括N型埋层DN、位于N型埋层DN上方的P阱PWELL、位于N型埋层上方并将P阱PELL夹在中间的两个N阱NWELL、在P阱PWELL的上部注入形成的N型注入区N_implant和P型注入区P_implant、在N阱的上部注入形成的N型注入区N_implant。N_implant为深度较浅但浓度更高的N型注入，P_implant为深度较浅但浓度更高的P型注入。

如图2所示，P阱上部的N型注入区和P型注入区都与连接端VM相连，N阱上部的N型注入区与电源端VDD相连，图2中的静电保护器件是一个三极管，其中NWELL形成集电极，P型注入区P_implant和P阱PWELL形成基极，N型注入区N_implant形成射极。在VDD和VM之间出现静电时，这个三极管被击穿从而提供静电释放的大电流通路。