[发明专利]LDMOS器件及其制造方法

说明书

技术领域

本申请涉及一种半导体集成电路器件，特别是涉及一种LDMOS器件。

背景技术

DMOS器件由于具有耐高压、大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。DMOS器件主要分为两种类型：VDMOS（垂直扩散MOS晶体管）器件和LDMOS（横向扩散MOS晶体管）器件。

BCD工艺是指能够在同一芯片上制作双极晶体管（Bipolar）、CMOS器件和DMOS器件的工艺。采用BCD工艺制造DMOS器件时，由于与CMOS器件共享工艺条件，制造出的DMOS器件的导通电阻较高，往往无法满足功率开关管应用的要求。

为了降低以BCD工艺制造的DMOS器件的导通电阻，一种现有的做法是在DMOS器件的漂移区增加一道额外的离子注入（例如，n型LDMOS器件在漂移区增加额外的n型杂质注入）。但这种方法会造成器件的击穿电压降低。

请参阅图6，这是采用纯CMOS工艺（因而可集成于BCD工艺之中）制造的n型LDMOS器件。在p型衬底101之上具有n型埋层102，再之上具有第一n阱103，第一n阱103的底部与n型埋层102相接触。在第一n阱103中具有隔离结构104、第二n阱105、p阱106。第二n阱105的深度大致与隔离结构104相同。p阱106的深度显著地大于隔离结构104。在p型衬底101之上具有栅氧化层108，在栅氧化层108之上具有多晶硅栅极109，在栅氧化层108和多晶硅栅极109的两侧具有侧墙110。栅氧化层108与多晶硅栅极109的部分下方为p阱106，还有部分的下方为第一n阱103。在p阱106中具有n型掺杂区111和第二p型掺杂区112。在第二n阱105中具有第二n型掺杂区115。n型掺杂区111、第二p型掺杂区112、第二n型掺杂区115之上都具有接触孔电极121，并由金属引线122将接触孔电极121引出。

图6所示的n型LDMOS器件中，p阱106作为沟道所在区域，第一n阱103作为n型漂移区，它们均可采用CMOS工艺中的阱工艺。n型掺杂区111作为源极，第二p型掺杂区112作为p阱106的引出端，第二n型掺杂区115作为漏极，它们均可以采用CMOS工艺中的源漏注入工艺。

请参阅图7，这是在漂移区增加额外的离子注入所制造的n型LDMOS器件。在图6所示的n型LDMOS器件的基础上仅有如下区别：在n型漂移区103中增加了额外的n型离子注入区116，其从栅氧化层108的下方延伸到第二n阱105的下方。

发明内容

本申请所要解决的技术问题是提供一种LDMOS器件，可以采用BCD工艺制造。所述LDMOS器件拥有较小的导通电阻，同时又不会降低击穿电压。为此，本申请还要提供所述LDMOS器件的制造方法。

为解决上述技术问题，本申请LDMOS器件包括第一n阱，作为器件的漂移区；在第一n阱中具有p阱和第二n阱，所述p阱作为器件的沟道所在区域；在第一n阱之上具有栅氧化层和栅极；在p阱中具有n型掺杂区作为器件的源极；在p阱底部具有第一p型掺杂区，所述第一p型掺杂区还延伸到栅氧化层的正下方；在第二n阱中具有第三p型掺杂区作为器件的漏极；

或者，将上述各部分结构的掺杂类型变为相反。

上述LDMOS器件的制造方法包括如下步骤：

第1步，在p型衬底上形成n型埋层；

第2步，在n型埋层上外延生长一层外延层；

第3步，在外延层中注入n型杂质形成第一n阱，其底部与n型埋层相接触；

第4步，在第一n阱中形成多个隔离结构；

第5步，在第一n阱中注入n型杂质、p型杂质，分别形成第二n阱、p阱，分别作为n型LDMOS器件的漂移区、沟道所在区域；

第6步，在p阱底部形成第一p型掺杂区，其还横向延伸到栅氧化层正下方；

第7步，在第一n阱上形成栅氧化层和多晶硅栅极，它们部分落在p阱上方，还部分地相隔第一n阱而落在第一p型掺杂区的上方；

第8步，在栅氧化层和多晶硅栅极的两侧形成侧墙；

第9步，在p阱中形成n型掺杂区作为n型LDMOS器件的源极，在p阱和第二n阱还形成第二p型掺杂区、第三p型掺杂区分别作为n型LDMOS器件的p阱引出端、漏极；

第10步，以接触孔电极将n型掺杂区、第二p型掺杂区、第三p型掺杂区引出；

或者，将上述各部分结构的掺杂类型变为相反。