[发明专利]用于后段半导体器件加工的方法和装置

权利要求书

1.一种制造集成电路(IC)的方法，包括：

在金属层上方形成蚀刻终止层；

在所述蚀刻终止层上方形成低k介电层；

在所述低k介电层上方形成介电硬掩模层；

在所述介电硬掩模层上方形成无氮抗反射层(NFARL)；以及

在所述NFARL上方形成厚度介于约180埃至约360埃范围内的金属硬掩模(MHM)层。

2.根据权利要求1所述的方法，其中，所述MHM层包括TiN材料。

3.根据权利要求1所述的方法，其中，所述蚀刻终止层包括从基本上由SiC、SiN、四乙基原硅酸盐(TEOS)或硬黑金刚石(HBD)组成的组选择的材料。

4.根据权利要求1所述的方法，其中，所述低k介电层包括从基本上由氧化物、SiO₂、硼磷硅酸盐玻璃(BPSG)、TEOS、旋涂式玻璃(SOG)、非掺杂硅酸盐玻璃(USG)、氟化硅酸盐玻璃(FSG)、高密度等离子体(HDP)氧化物、或等离子体增强TEOS(PETEOS)组成的组选择的材料。

5.一种器件，包括：

位于金属层上方的蚀刻终止层；

位于所述蚀刻终止层上方的低k介电层；

位于所述低k介电层上方的介电硬掩模层；

位于所述介电硬掩模层上方的无氮抗反射层(NFARL)，以及

位于所述NFARL上方的厚度介于约180埃至约360埃范围内的金属硬掩模(MHM)层。

6.根据权利要求5所述的器件，其中，所述MHM层包括TiN材料。

7.根据权利要求5所述的器件，其中，所述蚀刻终止层包括从基本上由SiC、SiN、四乙基原硅酸盐(TEOS)或硬黑金刚石(HBD)组成的组选择的材料。

8.根据权利要求5所述的器件，其中，所述低k介电层包括从基本上由氧化物、SiO₂、硼磷硅酸盐玻璃(BPSG)、TEOS、旋涂式玻璃(SOG)、非掺杂硅酸盐玻璃(USG)、氟化硅酸盐玻璃(FSG)、高密度等离子体(HDP)氧化物、或等离子体增强TEOS(PETEOS)组成的组选择的材料。

9.一种制造集成电路(IC)的方法，包括：

在金属层上方形成蚀刻终止层；

在所述蚀刻终止层上方形成低k介电层；

在所述低k介电层上方形成介电硬掩模层；

在所述介电硬掩模层上方形成无氮抗反射层(NFARL)；

在所述NFARL上方形成厚度介于约180埃至约360埃范围内的金属硬掩模(MHM)层；

形成穿过所述MHM层、所述NFARL、所述介电硬掩模层、所述低k介电层并且在所述蚀刻终止层处终止的通孔开口；

形成与所述通孔开口连接的沟槽；

沉积阻挡层，所述阻挡层覆盖所述通孔开口的侧壁和底部以及所述沟槽的侧壁；

在所述阻挡层上方沉积晶种层；以及

在所述通孔开口和所述沟槽内形成通孔和接触件。

10.根据权利要求9所述的器件，其中所述MHM层包括TiN材料。