[发明专利]一种超高压BCD工艺的隔离结构制作工艺方法

说明书

技术领域

本发明属于半导体集成电路制造工艺，具体涉及超高压BCD制造工艺，尤其涉及一种超高压BCD工艺的隔离结构制作工艺方法。

背景技术

在超高压BCD工艺(BCD是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极管bipolar，CMOS和DMOS器件，称为BCD工艺)中，由于其用来做高压漂移区的DEEPNWELL（深N阱）本身浓度比较低，所以在用于HIGH SIDE（高压侧）应用时，其LVPW（低压P阱）对于PSUB（P型衬底）的punch though（PT穿通型）耐压往往都只有几十伏的电压，远远不能满足于700V ISOLATION（隔离）的要求。

为了能形成超高压的ISOLATION结构，目前的技术主要有两种方法：第一种是做成SOI结构（Silicon-On-Insulator，绝缘衬底上的硅，即硅晶体管结构在绝缘体之上），通过介质隔离形成超高压ISOLATION，这种做法的优点是可靠性突出且没有latch up（latch up即闩锁效应，又称自锁效应、闸流效应，它是由寄生晶体管引起的，属于CMOS电路的缺点。通常在电路设计和工艺制作中加以防止和限制。该效应会在低电压下导致大电流，这不仅能造成电路功能的混乱，而且还会使电源和地线间短路，引起芯片的永久性损坏。防止：在集成电路工艺中采用足够多的衬底接触），但是缺点也很明显，成本太高，工艺加工复杂，特别是对于超高压工艺，SOI做的DMOS往往结构上和VDMOS（垂直双扩散金属氧化物半导体场效应管）相近，其要求的漂移区比常规的LDMOS（横向双扩散金属氧化物半导体场效应管）大很多，所以面积上反而没有太多优势；另一种做法是通过生长一层外延，将ISOLATION区域底部的N型加浓，实现超高压的ISOLATION，这种做法需要增加一次外延，工艺也较复杂。

发明内容

本发明要解决的技术问题是提出一种超高压BCD工艺的隔离结构制作工艺方法，采用比较简单的双DEEP NWELL阱扩散工艺，在超高压BCD工艺内实现耐压达到700V以上隔离结构，工艺简单，成本低。

为解决上述技术问题，本发明提供一种超高压BCD工艺的隔离结构制作工艺方法，包括下列工艺步骤：

步骤1：准备一片P型硅片，其掺杂浓度由器件设计的耐压决定；

步骤2：由光罩定义出深N阱一注入区域，进行P31注入，形成深N阱一；

步骤3：由光罩定义出深N阱二注入区域，进行P31注入，形成深N阱二；

步骤4:进行高温推进，形成横向和纵向的耐压层；同时推进深N阱一和深N阱二，其浓度和结深由耐压的要求决定；

步骤5:由光罩定义出低压N阱注入区域，进行P31注入，形成低压N阱；由光罩定义出低压P阱注入区域，进行B11注入，形成低压P阱；然后进行高温退火；

步骤6：在全硅片上生长氧化层并淀积SiN，由光罩定义有源区，并干法刻蚀掉有源区以外的场隔离区上的SiN，在场隔离区上生长场氧作为漂移区场氧，然后将其余SiN采用湿法刻蚀去除；

步骤7：生长栅氧并淀积多晶硅，光罩定义形成栅极多晶硅；

步骤8：离子注入形成源区和漏区；

步骤9：进行后续工艺，包括接触孔，金属层，钝化层工艺将电极引出。

进一步的，在步骤1中，所述P型硅片的电阻率较高，对于设计电压在700V的BCD工艺，所述P型硅片的电阻率为70ohm.cm。

进一步的，在步骤2中，所述的深N阱一注入区域包含整个隔离结构，其浓度和结深能够满足RESURF技术（Reduce surfacefield，降低表面电场技术）的要求，即在横向击穿之前能在纵向全部形成耗尽层，从而减弱了横向的电场，使得横向耐压能达到700V以上。

进一步的，在步骤3中，所述的深N阱二注入区域为隔离区域高压的一侧，即该区域的实际注入剂量是由深N阱一和深N阱二注入共同决定，而在漂移区和低压端都没有深N阱二注入，其目的主要在于能加强高压一侧的纵向punch though耐压，使得隔离区低压P阱和低压N阱对于PSUB的耐压能达到700V以上。

进一步的，在步骤4中，所述的高温推进，使得深N阱一的结深能形成RESURF结构，而深N阱一和深N阱二共同区域的结深能满足纵向的punch though耐压。所述的高温推进的温度为1150~1200摄氏度，时间为200~300分钟。

进一步的，在步骤5中，所述高温退火的温度为1050~1150摄氏度，时间为30~60秒。