[发明专利]CMOS输入缓冲器有效
| 申请号： | 201210455598.4 | 申请日： | 2012-11-14 |
| 公开（公告）号： | CN102931972A | 公开（公告）日： | 2013-02-13 |
| 发明（设计）人： | 陈玺;胡刚毅;徐学良;黄兴发;李梁;沈晓峰;徐鸣远;张磊;王妍;叶荣科;王友华;黄旭;李皎雪 | 申请（专利权）人： | 中国电子科技集团公司第二十四研究所 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185 |
| 代理公司： | 北京同恒源知识产权代理有限公司 11275 | 代理人： | 赵荣之 |
| 地址： | 400060 *** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | cmos 输入 缓冲器 | ||
1. CMOS输入缓冲器，其特征在于：包括CMOS输入跟随电路、跟随管线性度提高电路、电流源负载和负载阻抗线性度提高电路；
所述CMOS输入跟随电路，用于跟随输入信号变化，输出跟随输入信号的输出信号；
所述跟随管线性度提高电路，用于获取输入信号的变化趋势，并将输入信号反馈作用于CMOS输入跟随电路；
所述电流源负载，用于提供所述CMOS输入跟随电路正常工作的偏置电流；
所述负载阻抗线性度提高电路连接于CMOS输入跟随电路和电流源负载之间，用于增强电流源负载阻抗的绝对值，减小绝对值相对变化幅度，提高CMOS输入缓冲器负载阻抗的线性度。
2.根据权利要求1所述的CMOS输入缓冲器电路，其特征在于：所述CMOS输入跟随电路包括第M0号NMOS管，所述第M0号NMOS管的栅极作为CMOS输入跟随电路的输入端，所述第M0号NMOS管的源极作为CMOS输入跟随电路的输出端，所述跟随管线性度提高电路连接于第M0号NMOS管的栅极和第M0号NMOS管的漏极之间，所述负载阻抗线性度提高电路一端与第M0号NMOS管的源极连接，所述负载阻抗线性度提高电路另一端与电流源负载连接。
3.根据权利要求1所述的CMOS输入缓冲器电路，其特征在于：所述跟随管线性度提高电路包括电容和第M1号NMOS管，所述电容的一端连接第M0号NMOS管的栅极，所述电容C1的另一端连接第M1号NMOS管的栅极，所述第M1号NMOS管的漏极连接电源电压，第M1号NMOS管的源极连接第M0号NMOS管的漏极。
4.根据权利要求1所述的CMOS输入缓冲器电路，其特征在于：所述跟随管线性度提高电路包括第M4号PMOS管和第M1号NMOS管，所述第M4号PMOS管的栅极连接第M0号NMOS管的漏极，第M4号PMOS管的源极连接第M0号NMOS管的源极，第M1号NMOS管的栅极连接偏置电压，所述第M4号PMOS管的漏极连接电源电压。
5.根据权利要求1所述的CMOS输入缓冲器电路，其特征在于：所述电流源负载包括第M3号NMOS管，所述第M3号NMOS管的栅极连接偏压，所述第M3号NMOS管的源极连接电源地，所述第M3号NMOS管的漏极与负载阻抗线性度提高电路连接。
6.根据权利要求1所述的CMOS输入缓冲器电路，其特征在于：所述负载阻抗线性度提高电路包括第M2号NMOS管和运放，所述第M2号NMOS管的漏极连接第M0号NMOS管的源极，第M2号NMOS管的源极连接第M3号NMOS管的漏极，所述运放的输入端连接第M3号NMOS管的漏极，所述运放的输出端连接第M2号NMOS管的栅极。
7.根据权利要求1所述的CMOS输入缓冲器电路，其特征在于：所述负载阻抗线性度提高电路包括第M2号NMOS管和第M4号NMOS管，所述第M2号NMOS管的源极与第M4号NMOS管的漏极连接，第M4号NMOS管的源极与第M3号NMOS管的漏极连接，所述第M2号NMOS管的栅极连接偏压，所述第M4号NMOS管的栅极连接偏压。
8.根据权利要求2、3、5、6或7所述的CMOS输入缓冲器电路，其特征在于：所述NMOS管由PMOS管代替。
9.根据权利要求4所述的CMOS输入缓冲器电路，其特征在于：所述NMOS管由PMOS管代替，所述PMOS管由NMOS管代替。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十四研究所，未经中国电子科技集团公司第二十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210455598.4/1.html，转载请声明来源钻瓜专利网。
