[发明专利]一种基于SOC芯片的SAR雷达数据加密装置及方法

权利要求书

1.一种基于SOC芯片的SAR雷达数据加密装置，其特征在于，该装置包括：

集成FPGA IP和MCU IP的SOC芯片；

连接于FPGA IP的程序FLASH存储器；

连接于MCU IP的配置FLASH存储器；

连接于FPGA IP的RS-485接收器；

连接于RS-485接收器的第一RS-485接口；

连接于FPGA IP的RS-485发送器；

连接于RS-485发送器的第二RS-485接口；

连接于MCU IP的RS-232收发器；以及

连接于RS-232收发器的RS-232接口。

2.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，集成在SOC中的FPGA IP与MCU IP协调工作，其中所述FPGAIP负责数据流的接收，密钥接收，与MCU IP通信，数据实时加密，和数据发送；所述MCU IP负责与控制主机通信，与FPGA IP通信，密钥生成，密钥注入和密钥销毁。

3.根据权利要求2所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述FPGA IP与MCU IP通过MCU IP的SFR(SpecialFunction Register)总线通信，使得MCU IP能够将FPGA IP当作一个外设进行访问。

4.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述程序FLASH存储器和所述配置FLASH存储器分别保存FPGA IP和MCU IP程序的二进制代码，在系统上电时分别导入到FPGA IP和MCU IP中。

5.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述RS-485接收器用于将RS-485电平格式的输入数据转换为普通单端格式，从而使FPGA IP可以识别并接收。

6.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述RS-485接收器的单端输出端与FPGA IP数据输入接口相连接，差分输入端与第一RS-485接口相连接。

7.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述RS-485发送器用于将FPGA IP的发送信号转换为RS-485电平格式，并传送给数据存储主机。

8.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述RS-485发送器的单端输入端与FPGA IP数据输出接口相连接，差分输出端与第二RS-485接口相连接。

9.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述RS-232收发器用于完成MCU IP串口电平到PC串口电平以及PC串口电平到MCU IP串口电平的转换，其分别与RS-232接口和MCU端串行接口相连接。

10.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述第一RS-485接口和第二RS-485接口是该装置与雷达信号接收机以及数据存储主机相连的物理接口；所述RS-232接口是该装置与控制主机相连的物理接口。

11.一种基于SOC芯片的SAR雷达数据加密方法，应用于权利要求1至10中任一项所述的装置，该方法包括：

步骤1：系统在上电后，首先进行程序加载工作，FPGA IP和MCU IP分别从程序FLASH存储器和配置FLASH存储器中加载各自的程序，FPGAIP在程序加载成功后通过SFR总线向MCU IP发出程序加载完成信号；

步骤2：MCU IP从控制主机中接收密钥生成数据以及命令；

步骤3：MCU IP完成接收后向主机发出应答信号；

步骤4：MCU IP完成密钥生成工作后向FPGA IP进行密钥注入；

步骤5：FPGAIP成功接收到密钥后向MCU IP发出应答信号；

步骤6：图像数据明文从RS-485接口进入后由RS-485接收器将信号转换为普通单端格式后由FPGAIP接收；

步骤7：FPGAIP对数据进行实时加密后将密文输出；

步骤8：数据被RS-485发送器转换为RS-485电平格式后经RS-485接口输出到数据存储主机。