[发明专利]一种应用于视频信号处理的全数字锁相环

权利要求书

1.一种全数字锁相环，包括：

模数转换电路（ADC），其被连接以接收模拟视频信号和像素时钟作为输入，并被配置成根据像素时钟的频率对模拟视频信号进行采样，并将采样所得的模拟值转换为数字视频信号作为输出；

自动增益控制电路（AGC），其被连接以接收数字视频信号和像素时钟作为输入，并将数字视频信号进行增益调整，以产生增益调整后数字视频信号作为输出；

数字低通滤波器（DLPF），其被连接以接收增益调整后数字视频信号和像素时钟作为输入，并被配置成对增益调整后数字视频信号作低通滤波处理，并生成滤波后数字视频信号作为输出；

同步头分离电路，其被连接以接收滤波后数字视频信号作为输入，并被配置成将滤波后数字视频信号的值与设定的同步头阈值进行比较，并生成同步头信号（HS）作为输出；

鉴频器（FD），其被连接以接收同步头信号和分频时钟（CLK_DIV）作为输入，并被配置成提供同步头信号与分频时钟的频率差，所述频率差包括同步头信号与分频时钟的频率超前滞后关系和频率差的大小，并用来生成频差方向信号（dir）和频差值信号（err）作为输出；

时间数字转换电路（TDC），其被连接以接收参考时钟（CLK_REF）和频差值信号作为输入，并被配置成将频差值信号转化为数字信号，生成数字化频差信号作为输出，所述参考时钟为外部提供的输入时钟信号，所述数字化频差信号为多位数字信号；

粗调滤波器，其被连接以接收参考时钟、数字化频差信号和频差方向信号作为输入，并被配置成对所述数字化频差信号进行累加滤波，生成粗调控制码作为输出；

鉴相器（PD），其被连接以接收分频计数值信号（DIV_CON）和滤波后数字视频信号作为输入，并被配置成根据分频计数值信号和滤波后数字视频信号的值计算分频时钟与视频信号中同步头的相位差，并生成相位差信号作为输出，所述相位差信号为多位数字信号；

细调滤波器，其被连接以接收同步头信号和相位差信号作为输入，并被配置成对相位差信号进行累加滤波，生成细调控制码作为输出；

加法器，用以将所述的粗调控制码和细调控制码相加，生成频率控制码；

数控振荡器（DCO），其被连接以接收频率控制码作为输入，并被配置成根据频率控制码生成所述像素时钟作为输出，其频率取决于所述频率控制码；

像素分频电路，其被连接以接收像素时钟作为输入，并被配置成对像素时钟进行分频，生成所述鉴频器的所述分频时钟，并同时将分频过程中的计数值输出，提供所述鉴相器的所述分频计数值信号；

其中所述模数转换电路，所述自动增益控制电路，所述数字低通滤波器，所述同步头分离电路，所述鉴频器，所述时间数字转换电路，所述粗调滤波器，所述鉴频鉴相器，所述细调滤波器，所述加法器，所述数控振荡器和所述像素分频电路集成在单个集成电路中。

2.根据权利要求1所述的全数字锁相环，其中所述模数转换电路在全数字锁相环锁定后的采样为相干采样；其中所述自动增益控制电路的工作时钟为像素时钟，并根据所述的数字视频信号中的同步头数据进行增益调整，增益调整后数字视频信号的各行数据间有相同数值的同步头信号；其中所述数字低通滤波器用以滤除所述增益调整后视频信号中的高频成分，保留视频信号中同步头的相关信息；其中所述设定的同步头阈值可以为模拟视频信号中同步头下降沿上任意一点的采样值；其中所述同步头分离电路分离出的同步头信号仅包含视频信号中的行频率信息，不包含视频信号中行相位信息。

3.根据权利要求1所述的全数字锁相环，其中所述频差方向信号为一位的数字信号，采用其值为高或低来表示所述同步头信号频率超前所述分频时钟的频率，滞后的表示与超前的表示相反；其中所述频差值信号为一位的数字信号，采用其脉冲电平的宽度来表示所述同步头信号与所述分频时钟的频率差的大小，所述的脉冲电平可以为高，也可以为低；其中所述时间数字转换电路的转换精度取决于参考时钟频率，所述参考时钟的周期要小于所述像素时钟周期，当频差值信号中表示频率差大小的电平宽度低于一个参考时钟周期后则数字化频差信号为零；其中所述粗调滤波器的工作时钟为参考时钟，在对所述数字化频差信号进行累加的过程中，可以为加运算也可以是减运算，其运算的方式取决于频差方向信号，并且其滤波特性为一阶的低通滤波器，增益为G₁。