[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

随着半导体制造技术的不断发展，对光刻技术的精度要求越来越高。水基型的193nm波长的浸入式光刻技术可以实现工艺节点在45nm及以下的半导体集成电路的制造，但是，当工艺节点发展到45nm以下，该技术已经难以满足对更高的分辨率的要求。双重图形技术（double patterning technology，简称DPT）由于可以满足半导体工艺对精度的要求，可以实现工艺节点在45nm及以下的半导体器件的制造，而在逐渐得到越来越广泛的应用。

在现有技术中，双重图形技术一般可以分为：自对准双重图形技术(英文全称self-aligned double patterning，简称SADP；也称间隔层图形技术，英文全称为spacer patterning technology，简称SPT)和二次刻蚀双重图形技术（double litho and etch，简称LELE）。自对准双重图形(SADP)作为DPT技术的一种，因可以避免LELE技术中的两次光刻过程的对准这一主要难题，因而在半导体器件尤其是存储器（memory）的制造中，被广泛应用。

然而，传统的自对准双重图形技术(SADP)，在形成间隔层的过程（SADP的关键步骤之一）中，由于需要通过刻蚀来去除核心材料层上方的硬掩膜，因而存在如下问题：第一、会造成对目标膜层（targetlayer）（具体指目标膜层未被覆盖的区域）的刻蚀，导致目标膜层出现奇偶不同的台阶；第二、间隔层的高度和其厚度不容易控制。

下面，结合图1A至图1E，对传统的利用SADP技术制造半导体器件的方法进行简要说明。其中，图1A至图1E为各工艺完成后形成的图案的剖视图。传统的利用自对准双重图形技术制造半导体器件的方法，一般包括如下步骤：

步骤E1：形成核心材料层和硬掩膜的图形。

具体地，提供形成有目标膜层（target layer）100的半导体衬底（图中仅示出了目标材料层100，未示出半导体衬底），在目标膜层100上形成核心材料层101以及位于核心材料层101上方的硬掩膜102，如图1A所示。其中，目标膜层，是指需要进行构图处理以形成图案的膜层。

其中，核心材料层101，也称核心结构（core structure），主要用于保证后续的间隔层的形成，其在形成间隔层的过程中需要被去除。硬掩膜102用于保护核心材料层101，在后续形成间隔层的过程中亦需要被去除。在现有技术中，硬掩膜102一般为在通过光刻工艺形成核心材料层101的图形过程中，所使用的光刻胶的底部抗反射层。

步骤E2：在所述半导体衬底上形成一层间隔材料薄膜。

在所述半导体衬底上形成一层用于形成间隔层的间隔材料薄膜1030，所述间隔材料薄膜1030覆盖目标膜层100、硬掩膜102以及核心材料层101与硬掩膜102的侧壁，如图1B所示。

步骤E3：对间隔材料薄膜1030进行刻蚀，形成间隔层103。

具体地，对间隔材料薄膜1030进行刻蚀处理（干法刻蚀或湿法刻蚀等），去除间隔材料薄膜位于目标膜层100以及硬掩膜102正上方的部分，即保留了间隔材料薄膜位于核心材料层101与硬掩膜102的侧壁位置的部分，形成间隔层103，形成的图形如图1C所示。

步骤E4：对所述半导体衬底进行刻蚀，去除硬掩膜102。

具体地，继续对所述半导体衬底进行刻蚀，去除硬掩膜102，由于此时目标膜层100的上方已经没有间隔材料薄膜1030的保护，因而在刻蚀去除硬掩膜102的过程中，目标膜层100亦在一定程度上被刻蚀，导致目标膜层出现奇偶不同的台阶。并且，间隔层103也会在一定程度上被刻蚀，因而造成间隔层的高度（指垂直于半导体衬底的方向）和厚度（指平行于半导体衬底的方向）均有一定程度的减小，这亦造成了间隔层的高度和厚度不容易被控制。形成的图形，如图1D所示。

步骤E5：去除核心材料层101，形成的图形如图1E所示。

在上述应用自对准双重图形技术的半导体器件制造方法中，在通过刻蚀去除核心材料层上方的硬掩膜的步骤（即步骤E4）中，存在如下问题：第一、会造成对目标膜层100的刻蚀，导致目标膜层100出现奇偶不同的台阶；第二、间隔层103的高度和其厚度不容易被控制。

因此，为了解决上述问题，需要提出一种新的半导体器件的制造方法。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：