[发明专利]一种高压器件的保护环结构及其制造方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种高压半导体功率器件中的保护环结构以及制造方法。

背景技术

随着石油煤炭储备不停地减少，而人类的能源消耗却不断增加，节能成为二十一世纪人类的共识。据美国能源部估计，有三分之二的电力被用在马达驱动上。而主要应用于开关电源、PWM脉宽调制器、变频器等电子电路中，作为高频整流二极管、续流二极管或阻尼二极管使用等功率器件，绝缘栅双极型晶体管 (Insulated Gate Bipolar Transistor，简称IGBT)和与之配套的快恢复二极管（简称FRD），可以使马达驱动节能20％～30％。可以预计，功率器件会在未来快速增长。

半导体功率器件的结构离不开PN结（PN junction）。采用不同的掺杂工艺，通过扩散作用，将P型半导体与N型半导体制作在同一块半导体（通常是硅或锗）基片上，在它们的交界面就形成空间电荷区称PN结。

然而，扩散形成的PN结结深一般为几个微米，其曲率会导致电场集中，使击穿电压远比平面结的低。如平面结耐压超过1200V的器件，如使用5微米深的结，其曲率会导致电场集中使击穿电压低于400V，远低于平面结的击穿电压，因此在器件的需的外围需要保护环。场板场限环结构是其中发展较早的，工艺比较简单，同时不增加光刻层次的方法，至今被广泛应用。

请参阅图1，图1为现有技术中的场板加场限环结构的示意图。如图所示，中间区域是器件区9，保护环由一系列嵌在N型单晶硅区3中的P+型注入扩散区的扩散环5组成，最外围的N+注入扩散层区4为等位环（工作时接高压或悬浮）。紧邻器件区9的P+型注入扩散区的的扩散环5为零环，该扩散环5在器件区9工作时接零,再外一圈的P+型注入扩散区的的扩散环5为第一环，工作时悬浮，依次类推，即图1的P+型注入扩散区的的扩散环5(场限环部分)不停重复，可得到第二、三、四环以至更多的环，以满足耐压的需求。保护环的制作过程大致如此，在衬底上，光刻P+型注入扩散区的的扩散环5，注入,然后,光刻等位环区4，注入并推阱。

请参阅图2，图2是现有技术的场板加场限环结构在氧化过程中加压后的结构示意图。由于氧化过程不可避免会在氧化层或硅氧化层界面引入正电荷，使表面的耗尽区边界向内侧弯曲，如图所示，虚线为变形后的耗尽区界限，从而导致表面电场增加，击穿电压降低。

众所周知，随着击穿电压的增加，场板加场限环结构所需保护环的面积随之增加，为弥补由于氧化工艺引入的正电荷会增加表面电场，使击穿电压降低，即为维持击穿电压，需要增加环的数目来弥补。

因此，如何在氧化过程避免在氧化层或硅氧化层界面引入正电荷，使表面的耗尽区边界向内侧弯曲，减少环的数目是目前业界急需解决的问题。

发明内容

本发明的主要目的在于提供一种半导体功率器件中的高压保护环结构，通过改变现有技术中的环结构，在相同的耐压值下，通过缩短环间距，从而缩小了保护环面积，或优化每一个环间距，使每一环间距的耐压增加，以减少环的数目，缩小保护环面积同时缩短保护环设计时间。

为达成上述目的，本发明提供一种高压器件的保护环结构，其包括：在其表面上具有间断的氧化层的N型单晶硅衬底、其部分覆盖在露出的N型单晶硅衬底表面和氧化层上的金属场板、嵌于N型单晶硅衬底中的器件区、嵌于所述N型单晶硅衬底中的多个P+型注入扩散环和嵌于所述N型单晶硅衬底中的等位环，其中，紧邻器件区的P+型注入扩散环为零环，且以器件区为中间区域环绕分布，在器件区工作时接零；其他P+型注入扩散环在所述器件区工作时悬浮，且以零环为中间区域，一环环绕于另一个环的外圈；等位环环绕于多个P+型注入扩散环的外围；还包括零偏压下完全耗尽的N型注入扩散环和零偏压下完全耗尽的P型注入扩散环，零偏压下完全耗尽的N型注入扩散环嵌于所述P+型注入扩散环的环内，以提供正电荷；以及零偏压下完全耗尽的P型注入扩散环，嵌于N型单晶硅衬底中，位于两个P+型注入扩散环或P+型注入扩散环和等位环之间，且在金属场板的外侧，以提供负电荷，从而产生一个指向外侧且方向与表面电场相反的电场。

根据本发明的高压保护环结构， 所述N型注入扩散环位于P+型注入扩散环内且靠近环外侧边界。

根据本发明的高压保护环结构，所述N型注入扩散环的底边与P+型注入扩散环内的耗尽区边界底边平齐。

根据本发明的高压保护环结构，所述N型注入扩散环为N型注入轻掺杂扩散区。

根据本发明的高压保护环结构，所述P型注入扩散环为P型注入轻掺杂扩散区。