[发明专利]快闪存储器及其电压控制方法

说明书

技术领域

本发明涉及信息存储领域，更具体地，涉及一种快闪存储器及其电压控制方法。

背景技术

快闪存储器是目前应用比较广泛的一类存储器，而且随着消费电子市场的发展，它的市场规模还在不断的扩大。如图1所示的快闪存储器的结构示意图，其中，包括电压生成模块和存储阵列(包括多个存储单元)。通常，快闪存储器具有读、编程和擦除的功能。这些功能通过电压生成模块向存储阵列施加相应的电压实现。当将电子注入到存储单元的浮栅时，存储单元的开关阈值电压增加，这时存储单元处于已编程状态。当将浮栅中俘获的电子去除后，存储单元的开关阈值电压降低，这时存储单元处于已擦除状态。为了读取存储单元中存储的信息，将预定的电压施加在存储单元的栅极上。由于已编程单元和已擦除单元的阈值电压不同，可以通过比较流经存储单元的电流的大小，来判断存储单元所处的状态。

快闪存储器要求有比较快的读取速度，因此当芯片处于待命状态(standby)，电压生成模块产生预设电压，并将生成的电压传给存储阵列。这样，一旦接收到读操作指令，存储阵列可以及时将待命电压施加到需要读取信息的存储单元的栅极上，保证了快速的读取速度。

在实际应用中，存储单元一般处于一个大的存储阵列中，如图2所示的施加电压的存储阵列示意图，当接收到读操作指令后，为了读出存储单元中存储的信息，如上图中的N1，存储阵列将待命的预设电压加到其栅极上，即在N1所在的字线(WL)上加电压。然后根据位线BL1上的电流大小，判断N1的状态。在存储阵列中，同一根位线上连接有很多存储单元，例如上图中N1、N2、N3、N4都使用同一根位线BL1。在传统的读操作过程中，未选中的存储单元的栅极接地(0V)，以保证这些存储单元不会产生电流，影响读出结果。

但是由于同一根BL线上会连接很多(一般有几千个)存储单元，当对其中一个单元进行读操作时，剩余大量未选中的单元的漏电流已经十分的明显。这些漏电流在读操作的过程中也为BL线提供了电流，从而影响了当前单元的读出结果。而且随着工艺尺寸的不断缩小，存储单元的漏电流变得越来越大。另外，与进行读操作的单元相邻的单元还会受到耦合电容的影响，如上图中N2与N1之间的耦合电容C。耦合电容的存在会影响N2浮栅上的电压，从而使N2的漏电流进一步加大，影响读操作的输出结果。

针对相关技术对快闪存储器进行读操作过程中，未被选中的存储单元存在较大漏电流的问题，目前尚未提出有效解决方案。

发明内容

本发明提供了一种快闪存储器及其电压控制方法，以降低对快闪存储器进行读操作过程中未被选中的存储单元存在较大漏电流的问题。

根据本发明的一方面，提供了一种快闪存储器的电压控制方法，包括：当快闪存储器处于待命状态时，生成待命正电压和待命负电压；接收读操作指令，根据读操作指令选择存储单元；将待命正电压施加到选择的存储单元的栅极，将待命负电压施加到未被选中的存储单元的栅极。

根据本发明的另一方面，提供了一种快闪存储器，包括：电压生成模块，用于当快闪存储器处于待命状态时，生成待命正电压和待命负电压；存储阵列模块，用于接收读操作指令，根据读操作指令选择存储单元；以及将电压生成模块生成的待命正电压施加到选择的存储单元的栅极，将电压生成模块生成的待命负电压施加到未被选中的存储单元的栅极。

本发明通过在快闪存储器处于待命状态时，生成待命正电压和待命负电压，并在读操作过程中，对未选中的存储单元的栅极上施加该待命负电压，而不是0V电压，可以在不影响快闪存储器读取速度的条件下，降低读操作过程中未选中的存储单元的漏电流，减轻这些漏电流对读操作过程的影响，保证读出结果的可靠性。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据相关技术的快闪存储器的结构示意图；

图2是根据相关技术的施加电压的存储阵列示意图；

图3是根据本发明实施例的快闪存储器的电压控制方法流程图；

图4是根据本发明实施例的快闪存储器的结构框图；以及

图5是根据本发明实施例的施加电压的存储阵列示意图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。