[发明专利]晶圆电性测试的方法

说明书

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种晶圆电性测试的方法。

背景技术

随着半导体技术的不断发展和研发的不断深入，半导体器件的性能评估越来越多的需要在线进行测试。例如，对设计或者调试的半导体器件通常需要在铜化学机械研磨后进行晶圆的电性测试，以判断其电学性能是否达到预期。

目前，因为电性测试机台的探针不能扎穿具有常规厚度的刻蚀阻挡层而与所述铜填充电性连接，所以人们一般会减薄所述刻蚀阻挡层的厚度，唯此才能使所述探针扎入以进行电性测试。但是，所述晶圆电性测试伴随数据分析而耗时较长，造成所述待电性测试晶圆在当站停留时间较长。而由于所述铜填充内部分子之间存在力作用，长时间内较薄的刻蚀阻挡层不能阻挡所述铜填充挤推形成铜突出缺陷。

请参阅图8，图8所示为现有晶圆电性测试中造成的铜突出缺陷的电镜图。因长时间内较薄的刻蚀阻挡层不能阻挡所述铜填充挤推形成铜突出缺陷4，而最终导致产品良率下降，报废率高，生产成本上升。在晶圆电性测试过程中，如何有效地避免铜突起缺陷已成为本行业亟待解决的问题。

故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种晶圆电性测试的方法。

发明内容

本发明是针对现有技术中，传统的晶圆电性测试过程时间较长，在长时间内较薄的刻蚀阻挡层不能阻挡所述铜填充挤推形成铜突出缺陷，而最终导致产品良率下降，报废率高，生产成本上升等缺陷提供一种晶圆电性测试的方法。

为了解决上述问题，本发明提供一种晶圆电性测试的方法，所述晶圆电性测试的方法包括：

执行步骤S1：提供具有第一刻蚀阻挡层的待电性测试晶圆，所述第一刻蚀阻挡层的厚度为h₁，所述第一刻蚀阻挡层的第一厚度h₁至少可以阻止所述待电性测试晶圆的铜填充在所述电性测试过程中形成铜突起缺陷；所述待电性测试晶圆为将具有铜填充的硅基衬底经过铜化学机械研磨后并在所述硅基衬底之铜填充所在的上表面淀积具有第一厚度h₁的第一刻蚀阻挡层。

执行步骤S2：在所述具有第一厚度h₁的第一刻蚀阻挡层之异于所述硅基衬底的一侧涂覆第一光阻，并曝光、显影、光刻以形成用于晶圆电性测试的探针扎入区图案；

执行步骤S3：对所述探针扎入区图案内的第一刻蚀阻挡层进行刻蚀，以形成具有第二厚度h₂的第二刻蚀阻挡层；

执行步骤S4：将用于晶圆电性测试的探针扎穿所述具有第二厚度h₂的第二刻蚀阻挡层并与所述铜填充电性连接以进行相关电性测试；

执行步骤S5：待电性测试结束后，在所述分别具有第一厚度h₁的第一刻蚀阻挡层和所述具有第二厚度h₂的第二刻蚀阻挡层表面淀积具有第三厚度h₃的第三刻蚀阻挡层，且所述第三厚度h₃大于所述第一厚度h₁与所述第二厚度h₂之差，即h₃﹥h₁﹣h₂；

执行步骤S6：在所述具有第三厚度h₃的第三刻蚀阻挡层之异于所述第一刻蚀阻挡层、第二刻蚀阻挡层的一侧涂覆第二光阻，并曝光、显影、光刻以形成所述刻蚀阻隔层弥补区图案；

执行步骤S7：刻蚀所述刻蚀阻挡层弥补区图案内的第三刻蚀阻挡层，并结合平坦化处理工艺使位于所述铜填充所在表面上的刻蚀阻挡层的整体厚度h≥h₁。

可选的，所述第二刻蚀阻挡层的第二厚度h₂小于所述第一刻蚀阻挡层的第一厚度h₁。

可选的，所述第一厚度h₁为所述第二厚度h₂的

可选的，位于所述铜填充所在表面上的刻蚀阻挡层的整体厚度h＝h₁。

可选的，所述第一刻蚀阻挡层、第二刻蚀阻挡层、第三刻蚀阻挡层均为碳氮化硅。

可选的，所述第一刻蚀阻挡层的第一厚度h₁为500埃，所述第二刻蚀阻挡层的第二厚度h₂为80埃，所述第三刻蚀阻挡层的厚度h₃为450埃，所述刻蚀阻挡层的整体厚度h为500埃。