[发明专利]晶圆电性测试的方法有效
申请号: | 201210388957.9 | 申请日: | 2012-10-12 |
公开(公告)号: | CN102881611A | 公开(公告)日: | 2013-01-16 |
发明(设计)人: | 郭贤权;许向辉;顾珍 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 陆花 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶圆电性 测试 方法 | ||
1.一种晶圆电性测试的方法,其特征在于,所述方法包括:
执行步骤S1:提供具有第一刻蚀阻挡层的待电性测试晶圆,所述第一刻蚀阻挡层的厚度为h1,所述第一刻蚀阻挡层的第一厚度h1至少可以阻止所述待电性测试晶圆的铜填充在所述电性测试过程中形成铜突起缺陷;所述待电性测试晶圆为将具有铜填充的硅基衬底经过铜化学机械研磨后并在所述硅基衬底之铜填充所在的上表面淀积具有第一厚度h1的第一刻蚀阻挡层;
执行步骤S2:在所述具有第一厚度h1的第一刻蚀阻挡层之异于所述硅基衬底的一侧涂覆第一光阻,并曝光、显影、光刻以形成用于晶圆电性测试的探针扎入区图案;
执行步骤S3:对所述探针扎入区图案内的第一刻蚀阻挡层进行刻蚀,以形成具有第二厚度h2的第二刻蚀阻挡层;
执行步骤S4:将用于晶圆电性测试的探针扎穿所述具有第二厚度h2的第二刻蚀阻挡层并与所述铜填充电性连接以进行相关电性测试;
执行步骤S5:待电性测试结束后,在所述分别具有第一厚度h1的第一刻蚀阻挡层和所述具有第二厚度h2的第二刻蚀阻挡层表面淀积具有第三厚度h3的第三刻蚀阻挡层,且所述第三厚度h3大于所述第一厚度h1与所述第二厚度h2之差,即h3﹥h1﹣h2;
执行步骤S6:在所述具有第三厚度h3的第三刻蚀阻挡层之异于所述第一刻蚀阻挡层、第二刻蚀阻挡层的一侧涂覆第二光阻,并曝光、显影、光刻以形成所述刻蚀阻隔层弥补区图案;
执行步骤S7:刻蚀所述刻蚀阻挡层弥补区图案内的第三刻蚀阻挡层,并结合平坦化处理工艺使位于所述铜填充所在表面上的刻蚀阻挡层的整体厚度h≥h1。
2.如权利要求1所述的晶圆电性测试的方法,其特征在于,所述第二刻蚀阻挡层的第二厚度h2小于所述第一刻蚀阻挡层的第一厚度h1。
3.如权利要求2所述的晶圆电性测试的方法,其特征在于,所述第一厚度h1为所述第二厚度h2的
4.如权利要求1所述的晶圆电性测试的方法,其特征在于,位于所述铜填充所在表面上的刻蚀阻挡层的整体厚度h=h1。
5.如权利要求1~5任一权利要求所述的晶圆电性测试的方法,其特征在于,所述第一刻蚀阻挡层、第二刻蚀阻挡层、第三刻蚀阻挡层均为碳氮化硅。
6.如权利要求5所述的晶圆电性测试的方法,其特征在于,所述第一刻蚀阻挡层的第一厚度h1为500埃,所述第二刻蚀阻挡层的第二厚度h2为80埃,所述第三刻蚀阻挡层的厚度h3为450埃,所述刻蚀阻挡层的整体厚度h为500埃。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210388957.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造