[发明专利]基于查找表的CMMB中LDPC串行编码器和编码方法

权利要求书

1.一种适合于CMMB标准中两种不同码率QC-LDPC码的串行编码器，QC-LDPC码的生成矩阵G_QC是由a×t个b×b阶循环矩阵G_i,j构成的阵列，其中，a、t和b皆为正整数，t=a+c，1≤i≤a，1≤j≤t，两种不同码率η分别是1/2、3/4，对于这两种不同码率QC-LDPC码，均有t=36和b=256，两种不同码率对应的参数a分别是18、27，两种不同码率对应的参数c分别是18、9，生成矩阵G_QC对应码字v=(s,p)，G_QC的前a块列对应的是信息向量s=(e₀,e₁,…,e_ab-1)，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s₁,s₂,…,s_a)，校验向量p被等分为c段，即p=(p₁,p₂,…,p_c)，其特征在于，所述编码器包括以下部件：

寄存器R₁～R_t，寄存器R₁～R_a用于缓存信息向量s=(s₁,s₂,…,s_a)，寄存器R_a+1～R_t用于计算和存储校验向量p=(p₁,p₂,…,p_c)；

索引编码器，形成查找表的索引τ，以简化查找表的使用，其中，0≤τ≤45；

查找表，根据索引τ输出某一码率QC-LDPC码生成矩阵G_QC的第ρ块行、第a+1~t块列中所有循环矩阵的首行，其中，1≤ρ≤a；

b位二输入异或门A₁～A_c，将查找表的第1~c个b位输出值分别累加到寄存器R_a+1～R_t中。

2.如权利要求1所述的串行编码器，其特征在于，所述索引编码器的输出τ取决于信息比特、码率η和生成矩阵G_QC的块行号ρ三个输入：如果当前输入的信息比特是0，那么τ=0；否则，根据码率η和块行号ρ计算τ，当η=1/2、3/4时，τ分别等于ρ、18+ρ。

3.如权利要求1所述的串行编码器，其特征在于，所述查找表根据索引τ进行输出：如果τ=0，那么查找表输出全零；如果1≤τ≤18，那么查找表输出η=1/2的生成矩阵G_QC第τ块行、第a+1~t块列中所有循环矩阵的首行；否则，查找表输出η=3/4的生成矩阵G_QC第τ-18块行、第a+1~t块列中所有循环矩阵的首行。

4.一种适合于CMMB标准中两种不同码率QC-LDPC码的串行编码方法，QC-LDPC码的生成矩阵G_QC是由a×t个b×b阶循环矩阵G_i,j构成的阵列，其中，a、t和b皆为正整数，t=a+c，1≤i≤a，1≤j≤t，两种不同码率η分别是1/2、3/4，对于这两种不同码率QC-LDPC码，均有t=36和b=256，两种不同码率对应的参数a分别是18、27，两种不同码率对应的参数c分别是18、9，生成矩阵G_QC对应码字v=(s,p)，G_QC的前a块列对应的是信息向量s=(e₀,e₁,…,e_ab-1)，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s₁,s₂,…,s_a)，校验向量p被等分为c段，即p=(p₁,p₂,…,p_c)，其特征在于，所述编码方法包括以下步骤：

第1步，清零寄存器R_a+1～R_t；

第2步，输入信息比特e_k，寄存器R₁～R_a串行左移1次，缓冲信息向量s，为索引编码器配置恰当的码率η，块行号控制端输入ρ=[K/b]+1，查找表根据索引τ选择输出，b位二输入异或门A_l将查找表的第l个b位输出端与寄存器R_a+l串行循环左移1次的结果相加，和存回寄存器R_a+l，其中，0≤k<ab，1≤l≤c，符号[K/b]表示不大于k/b的最大整数；

第3步，以1为步长递增改变k的取值，重复第2步ab次，直到整个信息向量s输入完毕，此时，寄存器R₁～R_a存储的是信息向量s=(s₁,s₂,…,s_a)，寄存器R_a+1～R_t存储的是校验向量p=(p₁,p₂,…,p_c)；

第4步，并行输出码字v=(s,p)。