[发明专利]基于求和阵列的QC-LDPC并行编码器和编码方法

权利要求书

1.一种QC-LDPC码的并行编码器，QC-LDPC码的生成矩阵G是由a×t个b×b阶循环矩阵G_i,j构成的阵列，其中，a、t、b是正整数，c=t-a，1≤i≤a，1≤j≤t，生成矩阵G对应码字v=(s,p)，G的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s₁,s₂,…,s_a)，第i段信息向量s_i=(s_i,1,s_i,2，…,s_i,b)，校验向量p被等分为c段，即p=(p₁,p₂,…,p_c)，其特征在于，所述编码器包括以下部件：

寄存器R₁～R_t，寄存器R₁～R_a用于缓存信息向量s=(s₁,s₂,…,s_a)，寄存器R_a+1～R_t用于计算和存储校验向量p=(p₁,p₂,…,p_c)；

求和阵列，对并行输入a位信息比特s_1,k，s_2,k，…,s_a,k进行组合求和，其中，1≤k≤b；

选择器M₁～M_c，在求和阵列运算结果的基础上，完成向量(s_1,k，s_2,k，…,s_a,k)与块首行矩阵F的并行乘法；

b位二输入异或门A₁～A_c，A_l将向量(s_1,k，s_2,k，…,s_a,k)与块首行矩阵F乘积的第l段b比特累加到寄存器R_a+1中，其中，1≤l≤c。

2.如权利要求1所述的并行编码器，其特征在于，所述块首行矩阵F是由生成矩阵G前c块列中所有循环矩阵的首行构成的。

3.如权利要求1所述的并行编码器，其特征在于，所述求和阵列有a个输入端和2^a-1个输出端，求和阵列对并行输入的a位信息比特s_1,k，s_2,k，…,s_a,k进行组合求和，块首行矩阵F有2^a-1个不同的非零列向量，它们与向量(s_1,k,s_2,k，…,s_a,k)的内积对应2^a-1个求和表达式，这些求和表达式用2^a-1个多输入异或门加以实现。

4.如权利要求1所述的并行编码器，其特征在于，所述选择器M_l从求和阵列的2^a-1个输出端中选择b个，以构成向量(s_1,k，s_2,k，…,s_a,k)与块首行矩阵F乘积的第l段b比特，选择方式完全取决于F的bc个列向量。

5.一种QC-LDPC码的并行编码方法，QC-LDPC码的生成矩阵G是由a×t个b×b阶循环矩阵G_i,j构成的阵列，其中，a、t、b是正整数，c=t-a，1≤i≤a，1≤j≤t，生成矩阵G对应码字v=(s,p)，G的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s₁,s₂,…,s_a)，第i段信息向量s_i=(s_i,1,s_i,2,…,s_i,b)，校验向量p被等分为c段，即p=(p₁,p₂,…,p_c)，其特征在于，所述编码方法包括以下步骤：

第1步，输入信息向量s，保存至寄存器R₁～R_a，清零寄存器R_a+1～R_t；

第2步，寄存器R₁～R_a各自串行循环左移1次，选择器M₁～M_c分别从求和阵列的输出端中选择b个，共同构成向量(s_1,k，s_2,k，…,s_a,k)与块首行矩阵F的乘积，b位二输入异或门A_l将乘积的第l段b比特与寄存器R_a+l串行循环左移1次的结果相加，和存回寄存器R_a+1，其中，0≤k<b，1≤l≤c；

第3步，以1为步长递增改变k的取值，重复第2步b次，完成后，寄存器R₁～R_a存储的是信息向量s=(s₁,s₂,…,s_a)，寄存器R_a+1～R_t存储的是校验向量p=(p₁,p₂,…,p_c)；

第4步，并行输出码字v=(s,p)。