[发明专利]用于一致性多核处理器的请求仲裁方法及装置

说明书

技术领域

本发明涉及计算机技术领域，具体设计一种用于一致性多核处理器的请求仲裁方法及装置

背景技术

随着人类社会的不断进步以及计算机硬件的飞速发展，单核处理器已经不能满足性能需求，多核处理器的出现和发展成为大势所趋。多核处理器相对于单核处理器具有很明显的优势：第一：多核处理器通过集成多个单线程核心或者集成多个多线程处理核心，使得整个处理器可以同时执行的线程数或任务数是单处理器的数倍，这极大提高了处理器的并行性能。

第二：多个内核集成在片内，极大地缩短了核间的互连线，核间通信延迟变低，提高了通信效率，数据传输宽带也得到了提高，功耗也随着器件的减少而得到降低。

第三：多核结构简单，易于优化设计，扩展性强，最终推动了多核的发展并成为逐渐取代单处理器成为主流。

目前，多核处理器系统的处理器数目不断增加，不只是电脑，手机也早就进入了双核时代，随着2012年中国台湾的手机厂商宏达电（HTC）发布全球首款四核手机，标志着手机进入了四核时代。随着多核处理器系统中的处理器的数目增加，多核处理器的请求也会越来越多，有时多个处理器会发起多个请求，而且这些请求的优先级在大多数情况下是相同的，没有固定不变的优先级，而且每次最多有一个请求得到响应，所以仲裁结果应该体现出公平性，不能出现某个请求长时间得不到响应，而另一个请求得到一次以上的响应的情况，应该对于这些请求应该进行公平、轮流仲裁。

发明内容

为了克服已有多核处理器的无法解决一致性的多个请求的公平仲裁问题、限制了处理器性能的不足，本发明提供一种有效解决一致性多核处理器的多个请求的公平仲裁问题、提升处理器性能的用于一致性多核处理器的请求仲裁方法及装置。

本发明解决其技术问题所采用的技术方案是： 

一种用于一致性多核处理器的请求仲裁方法，当一致性多核处理器发起n个请求，并且这些请求的优先级相同，每次最多有一个请求得到响应时，假设这n个请求为req[1]，req[2]，req[3]，…，req[n]，某一次仲裁过程中，初始状态下规定优先级顺序为：req[1]> req[2]> req[3]>…> req[m]>…> req[n]，某个请求req[m]得到响应，那么下一次仲裁时请求的优先级被改变，其顺序改变为：req[m+1]>req[m+2]>…>req[n-1]>req[n]> req[1]>…> req[m-1]> req[m] ，n>m>1，进而实现优先级顺序的变换，公平、轮流仲裁。

一种一致性多核处理器的请求仲裁装置，所述的装置包括两个优先级仲裁模块和译码模块，其中，

译码模块，用于在每次仲裁结束以后调整优先级顺序，从而实现公平仲裁，具体如下：对于上一次仲裁的结果信号grant_in[n:1]进行译码，假设上次仲裁是请求req[m]得到响应，那么grant_in[m]有效，grant_in[n:1]的其他位均无效，译码结果covercode[n:1]为covercode[n:m+1]的所有位均有效，covercode[m:1]的所有位均为无效；

优先级仲裁模块，用于对于一致性多核处理器的n个请求进行仲裁，规定当前请求输入信号req[n:1]的最低位优先级最高，即初始优先级顺序为req[1]> req[2]> req[3]>…> req[m]>…> req[n]，译码结果covercode[n:1]和当前请求req[n:1]通过与门，进而屏蔽req[m]以及比初始状态下req[m]优先级高的请求，从而产生新的请求new_req[n:1]。第一优先级仲裁模块对new_req[n:1]进行仲裁，若有仲裁结果输出，则信号avld 0有效，该仲裁模块按照优先级顺序仲裁出唯一的请求；

两个优先级仲裁模块包括第一优先级仲裁模块和第二优先级仲裁模块，当第一优先级仲裁模块进行仲裁的同时第二优先级仲裁模块对信号req[n:0]进行仲裁，若avld 0有效，则通过avld 0取反后和第二优先级仲裁模块的仲裁结果通过与门，从而屏蔽第二优先级仲裁模块的仲裁结果；若avld无效，则结果由第二优先级仲裁模块决定。

本发明的有益效果主要表现在：1、当一致性多核处理器发起多个请求，而这些请求的优先级相同时，每次仲裁结束以后调整优先级顺序，可以实现优先级顺序的动态环形变换，进行公平、轮流仲裁；2、提升了处理器性能。

附图说明