[发明专利]用于一致性多核处理器的请求仲裁方法及装置

权利要求书

1.一种用于一致性多核处理器的请求仲裁方法，其特征在于：当一致性多核处理器发起n个请求，并且这些请求的优先级相同，每次最多有一个请求得到响应时，假设这n个请求为req[1]，req[2]，req[3]，…，req[n]，初始状态下规定优先级顺序为：req[1]> req[2]> req[3]>…> req[m]>…> req[n]，某一次仲裁过程中，某个请求req[m]得到响应，那么下一次仲裁时请求的优先级被改变，其顺序改变为：req[m+1]>req[m+2]>…>req[n-1]>req[n]> req[1]>…> req[m-1]> req[m] ，n>m>1，进而实现优先级顺序的变换，公平、轮流仲裁。

2.一种用于实现如权利要求1所述的一致性多核处理器的请求仲裁方法的装置，其特征在于：所述的装置包括两个优先级仲裁模块和译码模块，其中，

译码模块，用于在每次仲裁结束以后调整优先级顺序，从而实现公平仲裁，具体如下：对于上一次仲裁的结果信号grant_in[n:1]进行译码，假设上次仲裁是请求req[m]得到响应，那么grant_in[m]有效，grant_in[n:1]的其他位均无效，译码结果covercode[n:1]为covercode[n:m+1]的所有位均有效，covercode[m:1]的所有位均为无效；

优先级仲裁模块，用于对于一致性多核处理器的n个请求进行仲裁，规定当前请求输入信号req[n:1]的最低位优先级最高，即初始优先级顺序为req[1]> req[2]> req[3]>…> req[m]>…> req[n]，译码结果covercode[n:1]和当前请求req[n:1]通过与门，进而屏蔽req[m]以及比初始状态下req[m]优先级高的请求，从而产生新的请求new_req[n:1]。第一优先级仲裁模块对new_req[n:1]进行仲裁，若有仲裁结果输出，则信号avld 0有效，该仲裁模块按照优先级顺序仲裁出唯一的请求；

两个优先级仲裁模块包括第一优先级仲裁模块和第二优先级仲裁模块，当第一优先级仲裁模块进行仲裁的同时第二优先级仲裁模块对信号req[n:0]进行仲裁，若avld 0有效，则通过avld 0取反后和第二优先级仲裁模块的仲裁结果通过与门，从而屏蔽第二优先级仲裁模块的仲裁结果；若avld无效，则结果由第二优先级仲裁模块决定。