[发明专利]一种鳍片场效应晶体管的制备方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种鳍片场效应晶体管的制备方法。

背景技术

集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。使用从通过如蚀刻掉一部分硅层而形成的基板延伸的薄垂直“鳍片”(或鳍片结构)制造典型的FinFET。将FinFET的沟道形成在所述垂直的鳍片中，在所述鳍片的上方形成环绕栅极，并通过栅极从两侧控制沟道。另外，在FinFET的凹陷源极/漏极(S/D)部分中的，利用选择性生长应变材料可用于提高载体迁移率。

相对于现有的平面晶体管，所述FinFET器件在静电控制方面具有更加优越的性能，因此被广泛应用。常规的FinFET器件的设备中FinFET晶体管中所述鳍片都具有相同的高度。为了进一步提高FinFET器件性能，可以制备具有不同高度的鳍片，现有技术中为了获得高度不同鳍片的场效应晶体管采用下述方法：首先提供半导体衬底，在所述半导体衬底上形成硬掩膜层，在所述硬掩膜层上形成沟槽图案掩膜层，以所述沟槽图案掩膜层为掩膜蚀刻所述硬掩膜层以及衬底，在所述衬底中形成沟槽，然后沉积介电材料以填充所述沟槽，并进行平坦化，然后在所述衬底上形成掩膜层，覆盖部分所述半导体衬底，然后以所述掩膜层为掩膜蚀刻去除暴露的硬掩膜层，同时蚀刻去除部分沟槽内的介电材料，露出部分位于沟槽两侧的呈柱状的半导体衬底，形成鳍片，然后去除所述掩膜层，去除硬掩膜层的同时蚀刻去除部分沟槽内的介电材料，由于没有沉积硬掩膜层区域的沟槽内的介电材料经过两次蚀刻，去除更多，因此形成更深的沟槽，所以位于沟槽两侧的呈柱形的由半导体衬底形成鳍片具有不同的高度，所述不同高度的鳍片的高度差等于蚀刻去除沟槽内介电材料的厚度差值，得到如图1所示图案，其中所述210为第一鳍片，所述212为第二鳍片，所述鳍片之间的沟槽内为介电材料，所述器件还包括栅极216以及栅介质层214，所述方法虽然能够形成不同高度鳍片，但是形成方法是通过蚀刻所述沟槽内的介电材料实现的，随着器件的进一步缩小，蚀刻去除沟槽内介电材料不易控制，因而鳍片的高度差也不容易控制，使得器件性能以及产品良率下降。

目前所述鳍片场效应晶体管制备过程中所述鳍片高度很难控制，现有制备方法还不能很好的解决该问题，影响了所述鳍片场效应晶体管的性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种鳍片场效应晶体管的制备方法，包括：

提供基底，所述基底包括半导体衬底以及位于所述半导体衬底上的绝缘层，该基底呈阶梯形状，具有高区和低区；

在所述绝缘层上形成硬掩膜层并平坦化；

蚀刻所述硬掩膜层和所述绝缘层，在所述基底的高区和低区分别形成至少一个沟槽，以露出所述半导体衬底；

采用半导体材料填充所述沟槽并平坦化，以形成鳍片图案；

蚀刻去除所述硬掩膜层，以形成高度不同的鳍片。

作为优选，所述基底的形成方法为：提供半导体衬底，蚀刻去除部分所述半导体衬底，以形成阶梯形状的半导体衬底，接着在所述衬底上形成绝缘层，从而得到阶梯形状的基底。

作为优选，所述高度不同的鳍片的高度差等于蚀刻去除的所述半导体衬底的厚度。

作为优选，所述基底的形成方法为：提供半导体衬底，在所述衬底上沉积绝缘层，蚀刻去除部分所述绝缘层，以形成阶梯形状的绝缘层，从而得到阶梯形状的基底。

作为优选，所述高度不同的鳍片的高度差等于蚀刻去除的所述绝缘层的厚度。

作为优选，所述绝缘层为氧化物。

作为优选，所述硬掩膜层为SiN、A-C、BN和SiON中的一种或者多种。

作为优选，外延生长所述半导体材料填充所述沟槽，以形成鳍片图案。

作为优选，填充的所述半导体材料为Si、Si-C或Si-Ge。

作为优选，所述不同高度的鳍片用来形成多沟道鳍片场效应晶体管

作为优选，所述不同高度的鳍片分别用来形成多个不同的鳍片场效应晶体管。

作为优选，所述方法还包括在露出的所述鳍片上形成环绕栅极的步骤。