[发明专利]半导体器件及其制造方法

说明书

技术领域

本公开涉及半导体器件及其制造方法，尤其涉及具有嵌入式硅锗（SiGe）源区/漏区的半导体器件及其制造方法。

背景技术

当前，已经广泛使用嵌入式SiGe源区/漏区结构来提高PMOS器件的性能。更具体而言，例如，在硅（Si）衬底或阱区中形成用于PMOS器件的源区/漏区的凹槽，并在凹槽中形成SiGe材料。由于SiGe的晶格常数大于Si的晶格常数，因此嵌入式SiGe源区/漏区对于PMOS器件的沟道区施加压应力。这增大了PMOS器件的沟道区的载流子迁移率，从而提高PMOS器件的性能。

在嵌入式SiGe源区/漏区结构中，通常在形成SiGe主体层（bulklayer）之前在凹槽中（即，在凹槽的侧壁和底壁上）形成SiGe种子层（seed layer）。

图1示出常规上形成在用于源区/漏区的凹槽的侧壁和底壁上的SiGe种子层。参见图1，在半导体器件1000中，在Si衬底100上形成有栅极结构110以及栅极侧壁间隔件120，并在Si衬底100中形成有用于源区/漏区的凹槽130。此外，SiGe种子层140形成在凹槽130的侧壁和底壁上。

如图1所示，凹槽130的侧壁上的SiGe种子层140的厚度和凹槽130的底壁上的SiGe种子层140的厚度各自基本上是均匀的。然而，由于SiGe种子层140在凹槽侧壁的（111）面上的生长速度通常小于SiGe种子层140在凹槽底壁的（100）面上的生长速度，因此，凹槽侧壁上的SiGe种子层140的厚度“a”相对较薄，而凹槽底壁上的SiGe种子层140的厚度“b”相对较厚。

SiGe种子层例如可以兼有用作形成SiGe主体层的种子以及阻挡诸如硼（B）的元素的扩散的功能。因此，在凹槽侧壁上的SiGe种子层的厚度“a”相对较薄时，通常会导致无法有效地阻挡诸如硼的元素的扩散的问题。这使PMOS器件的性能劣化。

此外，在凹槽底壁上的SiGe种子层的厚度“b”相对较厚时，通常另外还会导致在给定凹槽深度的情况下嵌入到凹槽中的SiGe主体层的厚度减小、从而对沟道区施加的压应力减小的另一问题。这也使PMOS器件的性能劣化。

发明内容

本公开鉴于以上问题中的至少一个提出了新的技术方案。

本公开的一个方面提供一种半导体器件及其制造方法，其使得SiGe种子层能够更有效地阻挡诸如硼的元素的扩散。

本公开的另一方面提供一种半导体器件及其制造方法，其进一步使得还能够抑制嵌入式SiGe源区/漏区对沟道区施加的压应力的减小。

根据本公开，提供了一种半导体器件，包括：半导体衬底，在所述半导体衬底中形成有用于源区/漏区的凹槽；以及SiGe种子层，所述SiGe种子层同时形成在所述凹槽的侧壁和底壁上。其中，所述凹槽的侧壁上的所述SiGe种子层的厚度是不均匀的，以及所述凹槽的侧壁上的所述SiGe种子层的最大厚度在对应于沟道区的位置处。

可选地，所述凹槽的底壁上的所述SiGe种子层的厚度是均匀的。

可选地，所述凹槽的侧壁上的所述SiGe种子层的最大厚度与所述凹槽的底壁上的所述SiGe种子层的厚度之比为1:2.5至1:1。

可选地，所述凹槽的侧壁上的所述SiGe种子层的最大厚度大于等于10nm。

可选地，所述凹槽的侧壁上的所述SiGe种子层的最大厚度为15nm至16nm。

可选地，所述凹槽的底壁上的所述SiGe种子层的厚度为15nm至25nm。

可选地，所述SiGe种子层中的Ge的原子百分比含量为5%至20%。

可选地，所述半导体器件还包括SiGe主体层，其中，所述SiGe主体层形成在所述凹槽的侧壁和底壁上的所述SiGe种子层上，以及所述SiGe主体层中掺杂有硼。

可选地，所述半导体器件还包括帽层，其中，所述帽层形成在所述SiGe主体层上，所述帽层中的Ge的原子百分比含量为0%至10%，以及所述SiGe主体层中的Ge的原子百分比含量为25%至40%。

根据本公开，还提供了一种制造半导体器件的方法，包括以下步骤：在半导体衬底中形成用于源区/漏区的凹槽；以及在所述凹槽的侧壁和底壁上同时形成SiGe种子层。其中，所述凹槽的侧壁上的所述SiGe种子层的厚度是不均匀的，以及所述凹槽的侧壁上的所述SiGe种子层的最大厚度在对应于沟道区的位置处。

可选地，所述凹槽的底壁上的所述SiGe种子层的厚度是均匀的。