[发明专利]高电子迁移率晶体管的制造方法有效
申请号: | 201210343034.1 | 申请日: | 2012-09-14 |
公开(公告)号: | CN103681323A | 公开(公告)日: | 2014-03-26 |
发明(设计)人: | 包琦龙;邓坚;罗军;赵超 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/335 | 分类号: | H01L21/335 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王宝筠 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子 迁移率 晶体管 制造 方法 | ||
技术领域
本发明涉及半导体技术领域,更具体地涉及一种高电子迁移率晶体管的制造方法。
背景技术
氮化镓作为第三代半导体材料,具有禁带宽度大、击穿电压高、电子饱和迁移率高、介电常数小、抗辐射能力强和良好的化学稳定性等特点,在光显示、存储、探测以及高温高频电路中应用广泛。而氮化镓(GaN)和氮化铝镓(AlGaN)界面异质结中产生的二维电子气(2DEG)对于高电子迁移率晶体管(HEMT)的制作有着先天的优势。
目前,对于具有AlGaN/GaN异质结的HEMT的研究主要致力于耗尽型器件。在AlGaN/GaN异质结沟道处自然形成的2DEG,在不做任何处理的情况下,需要加负的栅极电压才能将2DEG耗尽从而夹断导电沟道,此为耗尽型高电子迁移率晶体管(HEMT)器件的典型特征。但是,在数字电路、高压开关等领域,经常需要使用增强型器件,即,零栅压时关断的高电子迁移率晶体管(HEMT)器件。同时,采用增强型器件的电路,其安全性较采用耗尽型器件的更高,因此,增强型高电子迁移率晶体管(HEMT)器件的研制越来越受到重视。
现阶段,为实现增强型器件,采用了多种方法,归纳起来,主要为槽栅结构和等离子体注入两种。在器件性能上,主要还存在如下缺点:1、正向阈值电压普遍不高,目前只有金属-绝缘体-半导体(MIS,metal-insulator-semiconductor)结构的运用可将正向阈值电压提升至2V以上;2、材料损失不可避免,在栅下刻槽或等离子注入技术处理之后,即使是经过退火处理,器件性能依然会受到影响;3、器件尺寸较大,短沟道器件实现难度大;4、器件稳定性不高,在温度较高的环境下使用还没有得到有效的验证。
因此,需要一种能够提高高电子迁移率晶体管(HEMT)正向阈值电压的方法。
发明内容
为了解决常规高电子迁移率晶体管(HEMT)器件在不加电压下自然导通的问题,提供了一种高电子迁移率晶体管的制造方法,包括:在衬底上形成第一半导体层;在第一半导体层上栅极位置处形成栅极介质层;在第一半导体层上栅极位置之外的区域形成第二半导体层,以在栅极位置处形成凹槽;在凹槽两侧的第二半导体层上形成源极和漏极;以及在栅极介质层上形成栅极。
本发明与现有技术相比具有如下优点:
1.根据本发明提出的方法,通过使用与AlGaN极化效应相反的材料,例如InGaN、InAlN或InN等,以抵消在AlGaN/GaN异质结处产生的二维电子气的浓度,提高正向阈值电压。
2.本发明中使用的槽栅工艺以降低AlGaN层的厚度,缩短栅极金属与二维电子气的距离,从而利于栅极电压对沟道进行控制。同时,AlGaN层厚度的降低还可降低沟道中二维电子气(2DEG)的浓度。
3.本发明使用类似于金属-绝缘体-半导体(MIS,metal-insulator-semiconductor)的结构来控制栅压,可实现正向阈值电压的大幅度提高,增强器件对噪声的抗干扰能力。
4.本发明使用选择性生长的方法实现的槽栅结构可以减少刻蚀对器件层带来的晶格损伤。
附图说明
参照下面结合附图对本发明实施例的说明,会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中,相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
图1是根据本发明的高电子迁移率晶体管的制造方法的流程图;以及
图2-图9是使用图1所示的方法制造的根据本发明的高电子迁移率晶体管在各个阶段形成的中间结构的剖面图。
具体实施方式
下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
下面参照图1,示出了根据本发明实施例的高电子迁移率晶体管的制造方法的流程图。提供了一种高电子迁移率晶体管的制造方法,包括:
S102,在衬底上形成第一半导体层;
S104,在第一半导体层上栅极位置处形成栅极介质层;
S106,在第一半导体层上栅极位置之外的区域形成第二半导体层,以在栅极位置处形成凹槽;
S108,在凹槽两侧的第二半导体层上形成源极和漏极;以及
S110,在栅极介质层上形成栅极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210343034.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于制造半导体器件的方法
- 下一篇:双重图形化膜层的方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造