[发明专利]一种改善SONOS结构器件性能的方法

说明书

技术领域

本发明涉及SONOS结构技术领域，具体涉及一种改善SONOS结构器件性能的方法。

背景技术

闪存是非易失存储器件的一种，传统的闪存利用浮栅极来存储数据，由于多晶硅是导体，浮栅极存储的电荷是连续分布的。当有一个泄漏通道的时候，整个浮栅极上存储的电荷都会通过这个泄漏通道丢失。因此限制闪存按比例缩小能力的最大障碍是其隧穿氧化层厚度不能持续减小。因为在薄的隧穿氧化层情况下，直接隧穿和应力引起的泄漏电流等效应都会对存储器的漏电控制提出巨大的挑战。随着闪存的普遍应用，新近发展的SONOS结构（Sillicon-Oxide-Nitride-Oxide-Sillicon，硅-氧-氮-氧-硅），用具有电荷陷阱能力的氮化硅层取代原有的多晶硅存储电荷层，由于其用陷阱能级存储电荷，所以存储的电荷是离散分布的。这样就可以抑制由于电荷通过导电通道泄露，使可靠性大大提高。

如图1所示，典型的SONOS结构由硅衬底1（S）-隧穿氧化层2（O）-电荷存储层氮化硅3（N）-阻挡氧化层4（O）-多晶硅栅极5（S）组成，在衬底内包括源极6和漏极7。SONOS结构的工作原理是：当编译时，在门极加较大的电压，源漏极和衬底接地，由于隧穿效应使电子隧穿过隧穿氧化硅层，存储在氮化硅层中的陷阱能级中。当擦除时，门极加负电压，源漏极和衬底接地，氮化硅层中的电子反向隧穿回衬底。为使编译和擦除的速度提高，需要较薄的隧穿氧化层（3nm左右），然后如此薄的厚度会使电荷的保持能力和编译/擦除过程中的耐久性降低。但擦除的速度与电场强度成正比，电场越大，擦除速度越快。在SONOS结构进行擦除过程中有两个隧穿过程：一是电子从氮化硅层中隧穿到衬底；二是电子从栅极经过顶部阻挡氧化硅层进入存储电荷氮化硅层中。如图1所示，在传统的SONOS结构中，由于各层之间是平行排列的，编译和擦除时的电力线是通过各层平行分布的，在擦除开始时捕获电荷层中电子的数量多，隧穿介质层的电场远大于顶部介质层的电场；但是随着擦除的进行，捕获的电荷层中的电子逐渐减少，因此隧穿介质层中的电场不断减少而顶部介质层中电场不断增加，直到完全擦除时两处电场强度相等。因此，氮化硅中电子隧穿到衬底的隧穿速度会随介质层电场的减弱而减弱，而经栅极隧穿到电荷存储氮化硅层中的隧穿会逐渐增强。当两个隧穿的速度相等时，电荷存储氮化硅层中的电子失去和注入达到动态的平衡，进入擦除饱和的状态，使擦除不能继续进行，擦除速度降低。

发明内容

针对目前SONOS结构技术存在的上述问题，本发明提供一种改善SONOS结构器件性能的技术方案。

一种改善SONOS结构器件性能的方法，所述SONOS结构包括衬底，隧穿介质层，电荷存储层，阻挡介质层和导电层，所述衬底内包括一源极和一漏极，所述隧穿介质层、电荷存储层、阻挡介质层和导电层按顺序自下而上设置在所述衬底上，其中，

采用缓变的氮化硅层组成所述电荷存储层，所述缓变的氮化硅层自下而上由富氮氮化硅的深能级向富硅氮化硅的浅能级渐变。

优选地，改善SONOS结构器件性能的方法，其中，采用硅材料制成所述衬底。

优选地，改善SONOS结构器件性能的方法，其中，采用氧化硅材料制成所述隧穿介质层和所述阻挡介质层。

优选地，改善SONOS结构器件性能的方法，其中，采用多晶硅栅极组成所述导电层。

优选地，改善SONOS结构器件性能的方法，其中，将所述隧穿介质层、所述电荷存储层、所述阻挡介质层和所述多晶硅栅极的上表面设置为凸面。

优选地，改善SONOS结构器件性能的方法，其中，将所述隧穿介质层、所述电荷存储层、所述阻挡介质层和所述多晶硅栅极的下表面设置为凸面。

本发明的有益效果：

1．                  形成具有凸面的SONOS结构，促使电场强度在不同层的分布不同，靠近隧穿层有较强的电场。可以提高编译和擦除的速度，同时可以抑制甚至消除擦除饱和对擦除速度的影响；

2．                  缓变氮化硅层与隧穿氧化硅层之间较接近的杨氏模量可以减少由于隧穿氧化硅层与氮化硅之间由于杨氏模量的差别较大引起的应力对器件的影响；

3．                  缓变的氮化硅层中注入的电子通过从富硅的氮化硅的浅陷阱能级中水平跳跃到富氮的氮化硅的深陷阱能级中可以实现捕获电子的再分布，使存储的电荷在存储电荷层中更加均匀的分布；

4．                  制程工艺和CMOS兼容，节约成本。