[发明专利]航天器同步数据传输技术

权利要求书

1.航天器同步数据传输技术，用于传输DSP的数据至FPGA，其特征在于：包括异步信号处理电路、异步有效信号同步化电路、读写控制电路和数据传输电路，其中，

异步信号处理电路在写控制信号的边沿，检测地址信号和DSP的选通信号的有效性，在地址信号和选通信号均有效时，产生判别有效信号并对地址和数据寄存，在地址信号或选通信号无效时，产生判别无效信号；

异步有效信号同步化电路接收所述判别有效信号，由全局时钟控制进行同步化输出所述判别有效信号；

读写控制电路由判别有效信号控制下，将寄存的数据写入接收RAM内；

数据传输电路在采样信号和数据时钟的控制下，向外传输接收RAM内的数据。

2.根据权利要求1所述的航天器同步数据传输技术，其特征在于：所述读写控制电路包括异步复位电路、写控制电路、地址更新电路、校验电路和数据更新电路，所述传输技术还包括发送RAM，其中，

所述异步复位电路接收所述判别有效信号，延迟两个全局时钟周期后对异步有效信号同步化电路进行异步复位；

所述写控制电路接收所述判别有效信号，延迟二个全局时钟周期后，将接收RAM的写控制信号设置有效状态并将寄存的数据写入接收RAM,再延迟一个全局时钟周期后，将写控制信号设置为无效状态；

所述地址更新电路接收所述判别有效信号，在写控制电路向接RAM写完数据后延迟三个全局时钟周期后，将地址计数器更新为下一状态，并将地址计数器通过寄存器输出到接收RAM的地址线上；

所述校验电路对奇地址信号和偶地址的数据信号单独校验，接收所述判别有效信号后，根据地址寄存器中最低位地址进行奇偶选择校验，如果最低位地址为低电平，将上一次的偶地址数据信号校验结果与本次的数据进行异或操作；如果最低位地址为高电平，将上一次的奇地址数据信号校验结果与本次的数据进行异或和操作，将异或和操作的结果与接收RAM内的数据中的异或和字节进行比较，相同时，则，所述接收RAM内接收的数据正确，反之，所述接收RAM接收的数据错误；

所述数据更新电路仅在校验电路的校验结果为正确时，传输所述接收RAM的数据至所述发送RAM；

所述数据传输电路在采样信号和数据时钟的控制下，向外传输接收RAM内的数据具体是向外传输发送RAM内的数据。

3.根据权利要求2所述的航天器同步数据传输技术，其特征在于：所述电路还包括与所述发送RAM连接的初始化电路，该初始化电路在系统复位时初始化所述发送RAM。

4.根据权利要求1所述的航天器同步数据传输技术，其特征在于：所述异步信号处理电路包括判别电路、地址选择器、数据选择器、有效信号选择器、第一D触发器、第二D触发器和第三D触发器：

所述判别电路在写控制信号的边沿，检测地址信号和DSP的选通信号的有效性，在地址信号和选通信号均有效时，产生判别有效信号并对地址和数据寄存，在地址信号或选通信号无效时，产生判别无效信号；

所述地址选择器连接所述判别电路和第一D触发器，由所述判别有效信号控制而接收地址，所述第一D触发器在写时钟信号的控制下输出地址选择器内的地址；

所述数据选择器连接所述判别电路和第二D触发器，由所述判别有效信号控制而接收数据，所述第二D触发器在写时钟信号的控制下输出数据选择器内的数据；

所述有效信号选择器连接所述判别电路和所述第三D触发器，从选择所述判别有效信号和判别无效信号中选择出判别有效信号，所述第三D触发器在写时钟信号的控制下传输所述判别有效信号至异步有效信号同步电路。

5.根据权利要求1所述的航天器同步数据传输技术，其特征在于：所述数据传输电路包括采样信号滤波电路、数据移位电路、数据时钟上升沿滤波电路、延时电路和数据下降沿滤波电路，其中：

所述采样信号滤波电路对采样信号进行滤波操作，滤除采样信号中的毛刺；

所述数据时钟上升沿滤波电路对数据时钟的上升沿进行滤波；

所述延时电路对所述数据时钟进行延时；

所述数据时钟下降沿滤波电路对所述数据时候总的下降沿进行滤波；

所述数据移位电路由所述采样信号和数据时钟控制发送RAM控制电路读出所述发送RAM内的数据，将数据向外发送；

所述发送RAM控制电路控制所述发送RAM发送数据。