[发明专利]FIFO装置及其方法

说明书

技术领域

本发明大体上涉及先入先出(First Input First Output，FIFO)装置，更具体地，涉及异步先入先出装置。

背景技术

已知在数据处理装置中使用异步先入先出存储器来在第一和第二时钟域之间传递数据，数据处理装置例如微芯片设计/实现，这样的手段典型地用于第一时钟域与第二时钟域异步的情形下(也就是第一时钟域的时钟频率与第二时钟域的时钟频率异步)。

通常，写操作处于一个时钟域(可以称为写时钟域)而读操作处于另一个时钟域(可以称为读时钟域)。FIFO存储器中被占用的存储单元的数量是判断空/满状态的一个重要指标。因为计算FIFO存储器中被占用的存储单元的数量涉及到读指针和写指针，从而频繁地执行对指针的异步采样。如所知的，格雷码，也称为反射二进制编码，是一种二进制数字系统，其中任意两个连续的编码之间仅有一个比特产生变化。读、写指针通常被转变为格雷编码以减轻或消除异步采样中产生的错误。

由于格雷码是无权码，在涉及格雷码的数值计算时需要将格雷码转变为自然二进制编码。自然二进制编码中的某一个比特是相应格雷码的所有比特位逐个进行异或的结果。因此，格雷码至二进制编码转换器的微芯片实现涉及大量逻辑门，并且其处理时延与格雷码的比特位宽呈正相关。因此，格雷码至二进制编码转换器的实际应用限制于较短的比特位宽以及较低的工作频率。

达到对FIFO存储器的读写操作的使能/使不能控制的一种传统手段涉及对FIFO存储器的使用深度的计算以及FIFO使用深度和一个保护间隔的比较，这需要至少三个加法器、一个比较器和一个选择器，以及两个指针的格雷码至二进制编码转换器。这里的术语“深度”指的是存储单元的数量，而“使用深度”指的是FIFO存储器中所使用的存储单元的数量。在计算被设计成流水模式的情况下，处理时延将增加，并且也与指针的比特位宽呈正相关。

发明内容

于是，本发明的一个目的在于提供一种改进的异步FIFO设计，其减轻了上述的问题。

根据本发明的一个实施例，一种装置包括具有写端口和读端口的异步FIFO存储器、能够产生格雷编码的写指针的第一计数器模块、以及能够产生格雷编码的读指针的第二计数器模块。该装置还包括第一移位器和第二移位器中的至少一个，其中第一移位器能够通过对所述格雷编码的写指针施加第一延迟值而产生虚拟写指针，第二移位器能够通过对所述格雷编码的读指针施加第二延迟值而产生虚拟读指针。此外，该装置还包括第一比较器和第二比较器中的至少一个，其中第一比较器能够根据所述格雷编码的写指针和所述虚拟读指针的比较而输出‘满’指示物，第二比较器能够根据所述格雷编码的读指针和所述虚拟写指针的比较而输出‘空’指示物。

‘满’指示物可以用作写操作的使能信号，而‘空’指示物可以用作读操作的使能信号。第一延迟值和第二延迟值均是可调节的，用作写指针和读指针之间的保护间隔，以使得避免读操作和写操作之间的不协调以及因此导致的数据丢失。

由于第一和第二移位器、第一和第二比较器被用于取代格雷码至二进制编码转换器以及用于计算FIFO存储器的使用深度的电路，异步FIFO装置在处理延时、所使用的逻辑门数量以及功耗方面得以改进。

根据本发明的另一个实施例，异步FIFO装置中的第一移位器或者第二移位器为桶形移位器。

根据本发明的另一个实施例，异步FIFO装置中的第一移位器或者第二移位器为触发(flip-flop)移位器。

根据本发明的另一个实施例，提供了一种控制具有写端口和读端口的异步FIFO存储器的方法。该方法包括以下步骤：产生格雷编码的写指针；产生格雷编码的读指针；通过对所述格雷编码的读指针施加一延迟值而产生虚拟读指针；根据所述格雷编码的写指针和所述虚拟读指针的比较而输出‘满’指示物。

根据本发明的另一个实施例，提供了一种控制具有写端口和读端口的异步FIFO存储器的方法。该方法包括以下步骤：产生格雷编码的写指针；产生格雷编码的读指针；通过对所述格雷编码的写指针施加一延迟值而产生虚拟写指针；根据所述格雷编码的读指针和所述虚拟写指针的比较而输出‘空’指示物。

以上概述了本发明的技术特征和优点以使得本发明以下的详细说明更易于理解。本发明的其他特征和优点将在下文中描述，其形成了本发明的权利要求的主题。本领域技术人员应能理解，所揭示的概念和实施例可以容易地被用作修改或设计其他的用于实现与本发明相同的目的的结构或流程的基础。本领域技术人员还应理解，这样的等同构造并未背离所附权利要求书的精神和范围。

附图说明