[发明专利]用于功能验证多管芯3D IC的系统和方法

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及功能验证多管芯3D IC的系统和方法。

背景技术

3D结构或3D芯片叠层(本文中有时被称为“3D叠层”、“3D IC”、“管芯叠层”)包括芯片定位在一个以上的平面上且可以水平和垂直地集成到单个电路(诸如片上系统)中的架构。此外，3D IC还包括电路中存在一个以上的垂直芯片叠层的情况。而且，如本领域技术人员所熟悉的，3D IC上的芯片可以是不同类型，例如但不仅限于：处理器、存储器(各种类型和容量)、数字信号处理器(“DSP”)、射频(“RF”)模块等。

图1中的系统100示出了典型的现有3D IC验证方法系统，图1示出了现有技术的3D IC验证方法系统的简化的原理图。在3D IC叠层中堆叠四个独立管芯，即，管芯A 102、管芯B 103、管芯C 104和管芯D 105，叠层可操作地连接至测试台101，从而使得只有管芯A直接连接至测试台，并且叠层中的其他管芯的每一个均没有直接连接至测试台，其中，叠层中的其他管芯的每一个都如图所示分别通过管芯间界面107、108和109分离。本领域公知的外围驱动器106也附接至测试台101。通过箭头1A、1B、1C、1D、2B、2C、2D、3C、3D和4D示出管芯A至管芯D的相互作用。

为了使用测试台101和外围驱动器106实施管芯A 102的功能验证，必须考虑到叠层中的所有管芯之间的相互作用，由此需要作为一个互连系统来验证3D IC的功能。因此，验证管芯A 102需要包括：经过相互作用1A的测试台101(和与其连接的外围驱动器106)、经过相互作用2B的管芯B、经过相互作用2C的管芯C以及经过相互作用2D的管芯D。类似地，验证管芯C 104需要包括：经过相互作用1C的测试台101(和与其连接的外围驱动器106)、经过相互作用2C的管芯A、经过相互作用3C的管芯B以及经过相互作用4D的管芯D。对管芯B和管芯D存在类似的验证要求。而且，典型的现有3D IC验证方法限于信号电平的验证。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于验证布置在管芯叠层内的多个管芯中的管芯的功能的方法，所述方法包括以下步骤：(a)可操作地将所述多个管芯中的第一管芯连接至测试台和第一外围模型；(b)验证所述第一管芯的功能，从而产生第一格式的第一输入/输出(IO)轨迹；(c)使所述第一管芯与所述测试台断开；(d)将所述第一格式的第一IO轨迹转换为第二格式的第一IO轨迹；(e)可操作地将所述多个管芯中的第二管芯连接至所述测试台和第二外围模型；(f)将所述第二格式的第一IO轨迹应用于所述测试台；以及(g)验证所述第二管芯的功能。

在该方法中，所述管芯叠层是3维叠层。

在该方法中，所述第一格式是信号级格式。

在该方法中，所述第一格式是改值转储(“VCD”)格式。

在该方法中，所述第二格式是交易级格式。

在该方法中，所述第二格式是通用验证方法(“UVM”)格式。

在该方法中，验证所述第二管芯的功能包括将用于所述第二管芯的测试输入应用于所述测试台。

该方法进一步包括以下步骤：(h)通过验证所述第二管芯的功能产生所述第一格式的第二IO轨迹；(i)使所述第二管芯与所述测试台断开；(j)将所述第一格式的第二IO轨迹转换为所述第二格式的第二IO轨迹；(k)可操作地将所述多个管芯中的第三管芯连接至所述测试台和第三外围模型；(l)将所述第二格式的第二IO轨迹应用于所述测试台；以及(m)验证所述第三管芯的功能。

在该方法中，验证所述第三管芯的功能包括将用于所述第三管芯的测试输入应用于所述测试台。

根据本发明的另一方面，提供了一种用于测试布置在管芯叠层内的多个管芯中的每一个管芯的方法，其中，用于叠层内的每一个独立管芯的第一测试程序要求同时运行所述叠层内的每一个管芯，包括替换测试程序的改进包括以下步骤：(a)使用测试台测试所述叠层内的第一管芯，而没有同时运行所述叠层内的其他管芯；以及(b)使用所述测试台和至少部分通过测试所述叠层内的所有先前被测试管芯所产生的输入/输出(“IO”)轨迹来测试所述叠层内的第二管芯，在执行所述第二管芯的测试的同时没有在运行所述叠层内的其他管芯。

在该方法中，测试所述第二管芯包括将用于所述第二管芯的测试输入应用于所述测试台。

在该方法中，测试所述叠层内的所述第一管芯包括使用第一外围模型。