[发明专利]包括存储区和边缘区的超结半导体器件

说明书

技术领域

本发明涉及一种半导体器件。

背景技术

在具有超结结构的半导体器件中，漂移层通常包括构成电流通路的n型掺杂柱和设置用于在半导体器件的漏电极和源电极之间获得高反向击穿电压的p型掺杂柱。n型柱内的高杂质浓度形成通态低电阻。如果施加了反向电压，n型柱和p型柱之间的耗尽区横向延伸以便即使在n型柱内有高杂质浓度的情况下能形成高反向击穿电压。期望在相反的方向上提高超结半导体器件的稳定性。

发明内容

根据一个实施例，超结半导体器件包括存储区（cell area）内的至少一个掺杂区。在存储区和环绕存储区的边缘区内形成漂移层。漂移层包括第一导电型的第一部分以及与第一导电型相反的第二导电型的第二部分。来自或流入至少一个掺杂区的通态或正向电流流经存储区的第一部分。第一和第二部分的至少一个而不是存储区内的第一部分包括包含辅助杂质或具有辅助结构，所述辅助杂质或所述辅助结构可工作以便局部降低雪崩率。

根据另一实施例，制造超结半导体器件的方法设置为在存储区内和环绕存储区的边缘区内形成漂移层。漂移层包括第一导电型的第一部分以及与第一导电型相反的第二导电型的第二部分。至少一个掺杂区形成于存储区内的整个漂移层上，其中来自或流入至少一个掺杂区的通态或正向电流流经存储区的第一部分。第一和第二部分的至少一个而不是存储区（cellregion）内的第一部分包括可工作以便局部降低雪崩率的辅助杂质或辅助结构。

只要阅读了下文详细说明并观看了附图，本领域技术人员会想出其他特征和优势。

附图说明

附图旨在提供对本发明的进一步理解，并且附图包括在说明书中构成本说明书的一部分。附图示出了本发明实施例并与说明一起用于解释本发明的原理。本发明其他实施例和预期优势在参考下文详细说明后将变得更容易明白。附图中的元件不一定互成比例，相同的参考号表示对应的类似部件。

图1A是根据实施例的在一平面中的超结半导体器件的半导体基体的一部分的横截面示意图，其中该平面平行于表面，该实施例涉及包含存储和边缘区内辅助杂质的条带形p型掺杂部分的漂移层。

图1B是图1A所示超结半导体器件沿着线B–B的横截面示意图。

图2A是根据一个实施例的在一平面中的超结半导体器件的半导体基体的一部分的横截面示意图，其中该平面平行于表面，该实施例涉及漂移层中的条带形p型掺杂部分和半导体的边缘区内的辅助杂质。

图2B是图2A所示超结半导体器件沿着线B-B的横截面示意图。

图3A根据一个实施例的在一平面中的超结半导体器件的半导体基体的一部分的横截面示意图，其中该平面平行于表面，该实施例涉及带有具有辅助结构的条带形p型掺杂部分的漂移层。

图3B是图3A所示超结半导体器件沿着线B–B的横截面示意图。

图4A根据一个实施例的在一平面中的超结半导体器件的半导体基体的一部分的横截面示意图，其中该平面平行于表面，该实施例提供带有具有多层辅助结构的条带形p型掺杂部分的漂移层。

图4B是图4A所示超结半导体器件沿着线B–B的横截面示意图。

图5A是根据实施例的穿过超结半导体器件的漂移层的横截面示意图，该实施例提供从存储区延伸入第一边缘区并平行于第二边缘区内的存储区的条带形第一和第二部分。

图5B是根据另一实施例的穿过漂移层的横截面示意图，该实施例提供从存储区延伸入第一边缘区并平行于第二边缘区内的存储区的条带形第一和第二部分。

图5C是根据实施例的穿过超结半导体器件的漂移层的横截面示意图，该实施例提供在存储区内的平行的第一和第二部分以及在边缘区内设置框架形第一和第二部分。

图6A是根据具有通过从沟槽侧壁形成的漂移层第一部分的实施例穿过平行于表面的超结半导体器件漂移层的横截面示意图。

图6B是图6A所示超结半导体器件沿着线B–B的横截面示意图。

图7A是根据涉及嵌入n栅内的p掺杂柱的实施例穿过超结半导体器件漂移层的横截面示意图。

图7B是图7A所示超结半导体沿着线B–B的横截面示意图。

图8是根据涉及超结二极管的实施例的超结半导体器件的横截面简图。

图9是制造超结半导体器件的方法简化流程。

具体实施方式