[发明专利]掺杂失效分析方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种掺杂失效分析方法。

背景技术

在半导体集成电路制造中，掺杂是一种通用的工艺，当掺杂失效时往往造成最后形成的芯片产品的失效，因此如何判断掺杂是否失效，并根据判断结果来确定芯片产品的失效是否是有掺杂失效引起的是芯片产品失效分析中的一种重要分析方法。现有掺杂失效分析方法包括：

1、对器件的电学测试来佐证，该方法是通过对器件的各个端口或电极施加电应力，从而监控各电极的电压电流等了解特性。该方法存在的问题是：

1.1、对器件的测试需要用到复杂的纳米探针技术或者衬垫（pad）用微探针分析。

1.2、即使明确器件电学特性异常，仍无法确认器件失效是否是由掺杂失效造成的，因为器件失效可能是由掺杂、刻蚀、对准、异常冗余物等多个原因造成。

2、针对杂质种类和浓度的染色处理。该方法存在的问题是：

2.1、染色与染色用药液的配比、时间密切相关，需要反复试验，耗时耗力；

2.2、当异常掺杂的剂量或浓度差异较小时，染色成功率大大降低。

3、二次离子质谱分析（SIMS）。该方法存在的问题是：分析复杂，成本昂贵，而且对样品尺寸的限制大，体现在要求长宽都在100微米以上。

发明内容

本发明所要解决的技术问题是提供一种掺杂失效的分析方法，能准确快速验证掺杂相关的失效，以及确认掺杂杂质的差异程度，能大大节省芯片失效分析的时间和确保失效分析的准确性，为明确工艺原因及提升相关产品的良率发挥重大作用。

为解决上述技术问题，本发明提供的掺杂失效的分析方法包括如下步骤：

步骤一、提供一掺杂符合要求的良品硅片，该良品硅片用于对待测样品硅片进行比较分析。

步骤二、对所述良品硅片和所述待测样品硅片进行处理，该处理将所述良品硅片和所述待测样品硅片的衬底表面上的膜层结构都去除，直至露出所述良品硅片和所述待测样品硅片的衬底表面。

步骤三、将处理过的所述良品硅片和所述待测样品硅片分别放置在一底座上。

步骤四、分别在所述良品硅片和所述待测样品硅片上选定一测试图形，所述良品硅片上的测试图形和所述待测样品硅片上的测试图形的尺寸相同。

步骤五、设定进行扩展电阻测试（SRP）的测试条件。

步骤六、按照所设定的测试条件，分别对所述良品硅片上的测试图形和所述待测样品硅片上的测试图形进行扩展电阻测试，测试后分别得到所述良品硅片的电阻率或载流子浓度的数据、以及所述待测样品硅片的电阻率或载流子浓度的数据。

步骤七、对所述良品硅片和所述待测样品硅片的电阻率或载流子浓度的数据进行比较，根据所述良品硅片和所述待测样品硅片的电阻率或载流子浓度是否相同来判断所述待测样品硅片的掺杂是否失效，根据所述良品硅片和所述待测样品硅片的电阻率或载流子浓度的差值来估算所述待测样品硅片的掺杂剂量失效大小。

进一步的改进是，步骤二中的处理工艺采用氢氟酸进行腐蚀处理。

进一步的改进是，步骤三中的所述底座为无倾角的平面底座。

进一步的改进是，步骤四中所选定的所述良品硅片和所述待测样品硅片上的测试图形要求是：所述良品硅片和所述待测样品硅片上的测试图形的区域都要平坦且杂质分布均匀，所述良品硅片和所述待测样品硅片上的测试图形的长度都分别大于所述扩展电阻测试的针距，所述良品硅片和所述待测样品硅片上的测试图形的宽度都分别大于所述扩展电阻测试的针的直径。

进一步的改进是，步骤五中设定进行扩展电阻测试的测试条件包括：所述扩展电阻测试的针的步进值能从所述扩展电阻测试的测试系统中给出的多个步进值中任意选择一个，所述扩展电阻测试的倾角能从所述扩展电阻测试的测试系统中给出的多个非零角度中任意选择一个，所述扩展电阻测试的测试点数设定为小于所述测试图形的宽度除以所述扩展电阻测试的针的步进值；所述扩展电阻测试的测试点都要分别落在所述良品硅片和所述待测样品硅片上的测试图形中，且所述良品硅片的测试的起始位置和终止位置在所述良品硅片的测试图形中位置和所述待测样品硅片的测试的起始位置和终止位置在所述待测样品硅片的测试图形中位置相同。

进一步的改进是，步骤六中测试得到所述良品硅片的电阻率或载流子浓度的数据以及所述待测样品硅片的电阻率或载流子浓度的数据和所述扩展电阻测试的倾角无关、和所述扩展电阻测试的各测试点以及测试点的数量有关。