[发明专利]沟槽隔离结构及其形成方法

说明书

技术领域

本发明是关于沟槽隔离结构及其形成方法，且特别是有关于一种避免在沟槽隔离结构中形成空隙的方法。

背景技术

随着半导体技术的进步及应用上的需求，非挥发性记忆体技术已迅速发展成为生活中常见且不可或缺的电子产品。相较于过去只需储存少量启动程式码，非挥发性记忆体装置在现在的应用中常需要储存数千兆位元(GB)的音乐和视频数据，也因此为非挥发性记忆体的发展带来革命性的变化。

在非挥发性记忆体装置中，浅沟槽隔离结构(STI)为隔离相邻半导体装置的重要元件之一。然而，在目前的制程中，所形成的浅沟槽隔离结构的隔离效果仍不尽理想，使得非挥发性记忆体装置可能会有漏电流、写入速率低等问题。

发明内容

本发明的目的是在于提供一种沟槽隔离结构及其形成方法，以避免在沟槽隔离结构中形成空隙，可降低漏电流的发生。

为此，在本发明一实施例中，提供一种沟槽隔离结构及其形成方法，该方法包括：提供一基板；在该基板中形成一沟槽；在该沟槽中顺应性地形成一第一绝缘层覆盖该沟槽；在该第一绝缘层上顺应性地形成一氮化物衬层；在该氮化物衬层上形成一第二绝缘层，且填满该沟槽；蚀刻该第二绝缘层，使得该第二绝缘层的上表面低于或等于该基板的上表面；以及在该第二绝缘层上形成一第三绝缘层覆盖第二绝缘层，其与该第一绝缘层、该氮化物衬层及该第二绝缘层形成一沟槽隔离结构。

在本发明另一实施例中，提供一种沟槽隔离结构，包括：一基板，该基板中具有一沟槽；以及一隔离结构，位于该沟槽中，该隔离结构包括：一第一绝缘层，顺应性地覆盖该沟槽；一氮化物衬层，顺应性地覆盖该第一绝缘层；一第二绝缘层，位于该氮化物衬层上，且填入该沟槽；以及一第三绝缘层，位于该第二绝缘层上，其中该第二绝缘层的上表面低于或等于该基板的上表面。

本发明提供的沟槽隔离结构及其形成方法，可避免位元线短路，进而改善低写入速率的问题，以及降低漏电流的发生，提高了整体上的优良率。

附图说明

以下附图仅旨在于对本发明做示意性说明和解释，并不限定本发明的范围。其中：

图1显示在本发明一实施例的沟槽隔离结构的形成方法的流程图。

图2～9显示在一实施例中根据图1的方法所形成的沟槽隔离结构在各个制造阶段的剖面图

图10显示在不同的实施例中的沟槽隔离结构中的孔洞数量。

主要元件标号说明：

102、104、106、108、110、112、114～步骤；

200～基板；

202～沟槽；

204～硬罩幕层；

206～第一绝缘层；

208～氮化物衬层；

210～第二绝缘层；

210a～第二绝缘层的上表面；

200a～基板的上表面；

212～第三绝缘层；

214～通道氧化物层；

216～浮动闸极层。

具体实施方式

为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式。

以下依本发明的不同特征举出数个不同的实施例。本发明中特定的元件及安排为了简化，但本发明并不以这些实施例为限。举例而言，于第二元件上形成第一元件的描述可包括第一元件与第二元件直接接触的实施例，亦包括具有额外的元件形成在第一元件与第二元件之间、使得第一元件与第二元件并未直接接触的实施例。此外，为简明起见，本发明在不同例子中以重复的元件符号及/或字母表示，但不代表所述各实施例及/或结构间具有特定的关系。

图1显示在本发明一实施例中，形成沟槽隔离结构的方法流程图。

图2至9则显示在一实施例中根据图1的方法所形成的沟槽隔离结构在各个制造阶段的剖面图。

参照图1、2，在步骤102中，提供基板200。基板200例如包括硅基板。参照图1、3，在步骤104中，在基板200中形成沟槽202。在一实施例中，可先在基板200上形成硬罩幕层204，而后依序蚀刻硬罩幕层204及基板200，以形成沟槽202。上述蚀刻制程可为干蚀刻制程，如电浆蚀刻制程或反应性离子蚀刻制程。硬罩幕层204例如为氮化硅层。硬罩幕层204下可更包括一垫氧化层(图中未显示)。