[发明专利]LDMOS功率晶体管阵列结构及其版图实现方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种LDMOS功率晶体管阵列结构。本发明还涉及一种LDMOS功率晶体管阵列结构的版图实现方法。

背景技术

在BCD工艺中能耐高压，大电流的LDMOS（横向扩散金属氧化物半导体）通常被用作开关管应用作为最终的输出驱动。为了能提供足够大的驱动电流，通常会使用多个LDMOS并联的方式组成的功率晶体管阵列，导通电阻是这个功率晶体管阵列最主要的性能指标，HCI（即热载流子效应）的寿命和安全工作区（SOA）是功率晶体管阵列最重要的可靠性指标。例如功率晶体管阵列会工作在高压（如24V）,大电流密度（如2A/mm^2）的条件下，这会导致该功率晶体管阵列的可靠性变差，如HCI会比单个LDMOS晶体管严重的多，使得功率晶体管阵列的导通电阻在较短的时间内有超过10%的偏差，进而大大影响功率晶体管阵列的性能。另外，LDMOS单管通常在整个工作范围内都能正常工作，即LDMOS单管的SOA工作范围较大，但当LDMOS单管通过并联的方式形成功率晶体管阵列时由于整个阵列的衬底(Pbody)电流（衬底电流是沟道区下方P阱产生的电流）会增加很多，导致寄生的NPN管（NPN管由漏极的N型，P阱以及源极的N型组成）会很快的开启，进而导致整个功率晶体管阵列在较低工作电压下就会失效，导致功率晶体管阵列的安全工作区大大减小。

传统的LDMOS功率晶体管阵列采用Checkerboard方式（如图1所示），每个LDMOS晶体管的漏极(S)与源极（D）背靠背的连接成功率晶体管阵列，以达到预定的大电流输出能力。通常单个LDMOS晶体管都能通过可靠性测试，满足工业界的需求。但将LDMOS晶体管拼接成LDMOS功率晶体管，其可靠性会大幅下降，主要体现在两个方面：1）大的LDMOS功率晶体管阵列的衬底电流(Ipbody)比单个LDMOS晶体管大许多，在同样的工作条件下，更容易引起寄生的NPN管的开启，导致LDMOS功率晶体管阵列的安全工作区要大幅小于单个LDMOS晶体管的安全工作区；2）大的LDMOS功率晶体管阵列中漏端电流拥挤效应导致其热载流子效应较单个LDMOS晶体管更为严重，进而引起的导通电阻上升显得尤为严重。

通过传统的LDMOS功率晶体管阵列示意图（如图1所示），可以发现，LDMOS功率晶体管阵列中的每一个LDMOS晶体管是并联的，但由于其周边环境的不同，在工作时，每个器件的状态是不同的。以源极为例，LDMOS功率晶体管阵列中心的源极(S1)在工作时可以向四个方向导通电流。处于LDMOS功率晶体管阵列四侧的源极(S2)在工作时可以向三个方向导通电流。而处于LDMOS功率晶体管阵列四个角上的源极(S3)在工作时仅可以向二个方向导通电流。这样的区别导致整个LDMOS功率晶体管阵列在工作时，在不同位置的LDMOS晶体管的源极流经的电流是不同的，即处于LDMOS功率晶体管阵列中心位置的LDMOS晶体管的源极流经的电流会是周边LDMOS晶体管的源极流经电流的1.3~2倍之间。这样在相同工作电压，工作时间的条件下，处于LDMOS功率晶体管阵列中心位置的LDMOS晶体管会承受多的电流，器件的老化会更快。电流分布的不均匀性导致整个LDMOS功率晶体管阵列导通电阻的裂化比单个LDMOS晶体管更恶裂。使得LDMOS功率晶体管阵列的可靠性变差。

另外，传统的LDMOS功率晶体管阵列衬底(Pbody)处产生的衬底电流至少要经过lp的长度才能被衬底的引出端(P型重掺杂区)吸收，同上所述，一个衬底(Pbody)将接收来自四个方向的衬底电流，与单个LDMOS晶体管相比，其接收到的衬底电流会大四倍，进而导致LDMOS功率晶体管阵列的寄生NPN管在相同的条件下更容易开启。而且大的LDMOS功率晶体管阵列由于工作时流经大电流和大电压，其自发热现象会导致LDMOS功率晶体管阵列的环境温度升高，在高温下寄生NPN管更容易开启。也就是说LDMOS功率晶体管阵列的安全工作区会远小于单管LDMOS晶体管。

发明内容

本发明要解决的技术问题是在不改变工艺的前提下提供一种能提高功率晶体管阵列的可靠性（比如提高功率晶体管阵列的HCI寿命，扩大功率晶体管阵列的安全工作范围）的LDMOS功率晶体管阵列结构。本发明还提供了一种LDMOS功率晶体管阵列结构的版图实现方法。