[发明专利]IGBT栅极沟槽多晶硅的填充方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种IGBT栅极沟槽多晶硅的填充方法。

背景技术

IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）是一种电压控制的双极性MOS（metal oxide semiconductor，金属-氧化物-半导体）复合型器件，这种器件同时具有双极结型功率晶体管和功率MOSFET的主要优点：输入阻抗高、输入驱动功率小、导通电阻小、电流容量大、开关速度快等。IGBT结构为一种带有MOS栅控制的双极晶体管的垂直结构，其中控制MOS栅为垂直沟槽结构，因此需要在沟槽中填充多晶硅作栅极。

与传统的栅极沟槽结构产品不同的是，为了有更好的耐压以及可靠性特性，IGBT器件使用的硅片衬底为FZ（区熔法制备）硅片。但是，由于FZ硅片的易变形特点与较深的IGBT器件沟槽深度，导致在多晶硅填充后产生了极大的应力问题，严重影响了后续的流程。

在IGBT器件的MOS栅沟槽中填充多晶硅的常规方法如图1所示，在制作完成栅极氧化层1后，进行多晶硅的淀积，将MOS栅极沟槽填充完全。由于沟槽中填充的多晶硅是作为MOS栅极的，因此在多晶硅填充后不希望有细缝或者小孔产生，这一要求导致了沟槽内填充的多晶硅在高温下没有可释放应力的空间，从而加剧了沟槽中的应力问题，致使FZ硅片在多晶填充后的翘曲度变差，并且在金属淀积后加剧了翘曲问题，使得最终无法进行后续光刻步骤。

发明内容

本发明要解决的技术问题是提供一种IGBT栅极沟槽多晶硅的填充方法，该方法简单，适合量产，且对器件电学特性的影响很小。

为解决上述技术问题，本发明的IGBT栅极沟槽多晶硅的填充方法，在成长完栅极氧化层后，循环进行低温多晶硅的淀积和高温多晶硅的淀积，直至将沟槽填满。

所述多晶硅可以是掺杂多晶硅，也可以是非掺杂多晶硅。

多晶硅的总淀积次数为2～10次，并且各层高温多晶硅叠加后的厚度为沟槽内淀积的多晶硅总厚度的1/3～1/2。

本发明利用不同温度下成长的多晶硅应力不同的特点，在沟槽内交替进行低温、高温多晶硅的填充，将不同应力的多晶硅复合膜叠加在一起，从而改善了多晶硅填充后的应力。同时，由于为低、高温复合填充，在后续高温后的应力仍然可以得到良好的控制（如图3所示的退火后的应力结果），高、低温的掺杂多晶硅应力可以得到完全抵消，最终完全解决了IGBT器件中的由沟槽掺杂多晶硅填充带来的翘曲度问题，保证了后续工艺流程的正常作业。

附图说明

图1是IGBT制造工艺中，MOS栅沟槽的常规填充方法示意图。

图2本发明实施例的IGBT器件MOS栅沟槽的填充方法示意图。

图3是本发明实施例的掺杂多晶硅的成膜温度与成膜后及退火后的应力的关系图。

图中附图标记说明如下：

1：栅氧化层

2：掺杂多晶硅

3、5：低温掺杂多晶硅

4：高温掺杂多晶硅

具体实施方式

为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：

请参阅图2所示，本实施例的IGBT栅极沟槽多晶硅的填充方法，其具体步骤如下：步骤1，先利用现有工艺在IGBT器件的MOS栅极沟槽内壁淀积一层厚度为的栅氧化层1，如图2（a）所示。

步骤2，在较低的温度下，在沟槽中已经淀积的栅氧化层1上利用化学气相淀积方法成长一层低温掺杂多晶硅3（厚度为沟槽内填充的多晶硅总厚度的1/3），如图2（b）所示。淀积的温度为500℃～580℃，压力为300mtorr～800mtorr。

步骤3，提高炉管温度，在低温掺杂多晶硅3上同样利用化学气相淀积方法成长一层厚度为总厚度1/3的高温掺杂多晶硅4，如图2（c）所示。淀积的温度为580℃～640℃，压力为300mtorr～800mtorr。

步骤4，降低炉管温度，在高温掺杂多晶硅4上再淀积一层低温掺杂多晶硅5，将沟槽填满，如图2（d）所示。淀积的温度和压力的范围同步骤2。

上述各步骤中，掺杂多晶硅的掺杂元素为磷或硼。

低温、高温掺杂多晶硅的成膜温度可以通过如下方法得到：在裸硅基片上，保持压力固定不变（本实施例是300～800mtorr），对不同成膜温度下生长的掺杂多晶硅在成膜后及退火后表现的应力进行测量，得出成膜及退火后的应力与成膜温度的关系图（图3）。通过该关系图，可以较好地选取高、低温掺杂多晶硅的应力进行匹配，使最终叠加的掺杂多晶硅应力降至最小。