[发明专利]超结功率器件的形成方法

说明书

技术领域

本发明涉及半导体器件，尤其是超结功率器件的形成方法。

背景技术

由于功率器件具有驱动功率低、开关速度快等特点，被广泛应用于电源的开关器件中。

现有技术的超结功率器件的形成方法，包括：

请参考图1，提供半导体衬底100，所述半导体衬底100包括器件区（未图示）和与之相邻的切割道区（未图示），形成覆盖所述半导体衬底100的第一外延层101，所述第一外延层101表面的切割道区刻蚀有初始标识103；

请参考图2，以所述初始标识103作为参考基准，形成位于所述第一外延层101表面的第一光刻胶层105，所述第一光刻胶层105具有第一开口107，所述第一开口107定义出第一掺杂层的位置；

请参考图3，以所述第一光刻胶层105（如图2所示）为掩膜，通过所述第一开口107（如图2所示）向所述第一外延层101内掺杂离子，形成第一掺杂层109，待形成第一掺杂层109后去除第一光刻胶层105，暴露出所述第一外延层101表面；

请参考图4，形成位于所述第一外延层101表面的第二外延层111，所述第二外延层111表面具有与所述初始标识103相对应的第一标识111a；以所述初始标识103为参考基准，形成位于所述第二外延层111表面的第二光刻胶层113，所述第二光刻胶113层具有定义出第二掺杂层位置的第二开口115；

请参考图5，以所述第二光刻胶层113（图4所示）为掩膜，沿所述第二开口115（图4所示）向所述第二外延层111内掺杂离子，形成第二掺杂层117；待形成第二掺杂层117后，去除所述第二光刻胶层113，暴露出所述第二外延层111表面；

请参考图6，以所述初始标识103为参考基准，形成覆盖所述第二外延层111的硬掩膜层119和位于所述硬掩膜层119表面的第三光刻胶层121，所述第三光刻胶层121具有第三开口（未标示）；以所述第三光刻胶层121为掩膜，刻蚀所述硬掩膜层119和部分厚度的第二外延层111，形成沟槽122；

请参考图7，形成覆盖所述沟槽122（图6所示）的栅介质层123；形成覆盖所述栅介质层123且填充满所述沟槽122的栅电极层125。

另外，现有技术形成功率器件的形成方法，还包括：沟槽122两侧的所述第二外延层111内掺杂离子，形成第三掺杂层，用作形成超结功率器件的体区。所述第一掺杂层109、第二掺杂层117用于构成超结功率器件的P/N相间的漂移区域；形成位于所述体区顶部的源区（未图示）和位于体区底部的漏区（未图示）。

虽然采用上述多层外延和多次离子注入的工艺形成的超结功率器件的漏源击穿电压有所提高，并降低了开路电阻，但是现有技术形成超结功率器件的工艺中，离子注入时并不能很好地对准，形成沟槽时相对注入区域容易发生偏移，严重时会影响到超结功率器件的漏源击穿电压，超结功率器件的良率低，性能不够稳定。

更多有关功率器件的形成方法请参考公开号为“CN200910260507.X”的中国专利。

发明内容

本发明解决的问题是提供一种良率更高，性能更稳定的超结功率器件的形成方法。

为解决上述问题，本发明的实施例提供一种超结功率器件的形成方法，包括：提供包括器件区和与之相邻的切割道区的半导体衬底，所述半导体衬底表面形成有第一外延层，所述器件区的第一外延层内形成有第一掺杂层，且所述切割道区的第一外延层表面形成有初始标识；所述第一外延层表面形成有第二外延层；以所述初始标识为参考基准，形成位于所述第二外延层表面的第一掩膜层，且所述器件区的第一掩膜层具有第一开口，所述切割道区的第一掩膜层具有第三开口；沿所述第一开口刻蚀部分厚度的第二外延层，形成沟槽，同时沿所述第三开口刻蚀部分厚度的第二外延层，形成第二标识；待形成沟槽和第二标识后，去除所述第一掩膜层，以所述第二标识为参考基准，形成位于所述第二外延层表面的第二掩膜层，所述第二掩膜层具有定义出第二掺杂层的第二开口；以所述第二掩膜层为掩膜，向所述第二外延层内掺杂离子形成第二掺杂层。

可选地，所述第一掩膜层的厚度小于所述第二掩膜层的厚度。

可选地，所述第一掩膜层的厚度为9000埃-15000埃。

可选地，所述第一掩膜层包括：位于所述第二外延层表面的硬掩膜层和位于所述硬掩膜层表面的第一光刻胶层，所述第一开口和第三开口贯穿所述第一光刻胶层的厚度。

可选地，所述硬掩膜层的厚度为2000埃-4000埃，所述第一光刻胶层的厚度为7000埃-11000埃。