[发明专利]存储器储存装置、其存储器控制器与数据写入方法

说明书

技术领域

本发明是有关于一种数据写入方法，且特别是有关于一种用于可复写式非易失性存储器模块的数据写入方法及使用此方法的存储器储存装置与其存储器控制器。

背景技术

可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小与无机械结构等特性，故被广泛地应用于数字相机、手机与MP3等各种可携式电子装置。而固态硬盘就是一种以闪存作为储存媒体的储存装置。

一般来说，闪存储存装置的闪存模块会划分为多个物理区块，其中物理区块还划分为多个物理页面，而物理区块是闪存的抹除单位并且物理页面是闪存的写入单位。由于在编程闪存的存储单元时，仅能执行单向的编程(即，仅能将存储单元的值由1编程为0)，因此无法对已编程的物理页面(即，存有旧数据的页面)直接进行写入，而是必须先将此物理页面抹除后方可重新编程。特别是，由于闪存的抹除是以物理区块为单位，因此当欲将存有旧数据的物理页面执行抹除运作时，必须对此物理页面所属的整个物理区块进行抹除。因此，闪存模块的物理区块会被区分为数据区与闲置区，其中数据区的物理区块是已被使用来储存数据的物理区块，而备用区中的物理区块是未被使用的物理区块，其中当主机系统欲写入数据至闪存储存装置时，闪存储存装置的控制电路会从备用区中提取物理区块来写入数据，并且将所提取的物理区块会关联为数据区。并且，当数据区的物理区块被执行抹除运作(erase operation)后，已抹除的物理区块会被关联为备用区。

传统的闪存模块是以一个物理页面作为每次进行数据存取时的基本存取单位，然而时下主机系统的基本存取单位可小于一个物理页面的容量。举例来说，倘若一个物理页面的容量为16千字节(Kilobyte，KB)且基本存取单位为4KB，当主机系统接续下达写入指令且每笔数据为4KB时，闪存储存装置的控制器可将数据暂存在闪存模块的缓存单元，待主机系统欲写入的数据已凑满16KB后，再将其一并编程至物理页面。据此可利用一个编程时间(program time)来处理四笔数据。

上述方式虽能提升数据写入的速度，然而若主机系统欲一次读取出大量的数据，则可能因为数据散布在不同的物理页面，反而需要花费更多的时间来完成读取操作。

发明内容

有鉴于此，本发明提供一种数据写入方法、存储器控制器与存储器储存装置，能有效地提升后续进行数据读取的速度。

本发明提出一种数据写入方法，用于一可复写式非易失性存储器模块，此可复写式非易失性存储器模块具有多个物理抹除单元，且各物理抹除单元具有多个物理编程单元。此方法包括配置多个逻辑编程单元以映射可复写式非易失性存储器模块中的部分物理编程单元，并将每个逻辑编程单元划分为多个逻辑管理单元，其中各逻辑管理单元的大小等于主机系统的基本存取单位的容量。此方法还包括接收来自主机系统的第一数据，且第一数据是写入上述逻辑编程单元中的第一逻辑编程单元。此方法还包括判断第一数据的逻辑起始地址是否与第一逻辑编程单元的各逻辑管理单元的起始地址都不对齐及/或第一数据的逻辑结束地址是否与第一逻辑编程单元的各逻辑管理单元的结束地址都不对齐。若是，此方法还包括使用大于基本存取单位的第二数据来填补第一数据，据以产生写入数据并且将写入数据写入到至少其中一个物理编程单元。

从另一观点来看，本发明提出一种存储器控制器，用于具有可复写式非易失性存储器模块的存储器储存装置，此存储器控制器包括主机系统接口、存储器接口，以及存储器管理电路。其中，主机系统接口用以电性连接主机系统。存储器接口用以电性连接可复写式非易失性存储器模块，其中可复写式非易失性存储器模块具有多个物理抹除单元，且每一物理抹除单元具有多个物理编程单元。存储器管理电路电性连接至主机系统接口与存储器接口，用以配置多个逻辑编程单元以映射可复写式非易失性存储器模块中的部分物理编程单元，并将每一个逻辑编程单元划分为多个逻辑管理单元，其中各逻辑管理单元的大小等于主机系统的基本存取单位的容量。存储器管理电路还用以接收来自主机系统的第一数据，其中第一数据是写入上述逻辑编程单元中的第一逻辑编程单元。存储器管理电路还用以判断第一数据的逻辑起始地址是否与第一逻辑编程单元的各逻辑管理单元的起始地址都不对齐及/或第一数据的逻辑结束地址是否与第一逻辑编程单元的各逻辑管理单元的结束地址都不对齐。若是，存储器管理电路还用以使用大于基本存取单位的第二数据填补第一数据以产生写入数据，并且将写入数据写入到至少其中一个物理编程单元。