[发明专利]P型LDMOS器件及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种P型LDMOS器件，本发明还涉及一种P型LDMOS器件的制造方法。

背景技术

如图1所示，是现有高压P型LDMOS器件的结构示意图；高压P型LDMOS器件形成于P型衬底1如硅衬底上，有源区通过浅沟槽场氧5隔离。一深N阱（DNW）2形成于P型衬底1上，用于实现高压P型LDMOS器件和P型衬底1之间的隔离。N型沟道区（N body）4和P型漂移区（P drift）3都形成于深N阱2中，N型沟道区4和P型漂移区3横向接触连接，在P型漂移区3包括有浅沟槽场氧5。多晶硅栅7形成于N型沟道区4的上方并延伸P型漂移区3的上方以及延伸到P型漂移区3中的浅沟槽场氧5上方并部分覆盖该浅沟槽场氧5。多晶硅栅7和其底部的N型沟道区4以及P型漂移区3之间通过栅介质层5如栅氧化层隔离。源区8由形成于沟道区4中的P+区组成，源区8和多晶硅栅7的边缘自对准。漏区9由形成于P型漂移区3中的P+区组成，漏区9的边缘和P型漂移区3中的浅沟槽场氧5的边缘对准。沟道电极引出区10由形成于N型沟道区4中的N+区组成，沟道电极引出区10上方形成有和其接触的沟道电极，沟道电极引出区10用于将沟道区引出。在深N阱2中形成有保护环（Guard Ring）11，保护环11由形成于深N阱2中的N+区组成。在深N阱2的周侧的P型衬底1中形成有P型阱12，该P型阱12中形成由P+区，该P+区组成隔离环（Isolation Ring）13。

如虚线框14所示，在器件的垂直方向上，P型漂移区3、深N阱2以及P型衬底1之间会形成一PNP结构，该PNP结构所带来的穿通问题一直是高压P型LDMOS器件的研发难点。在现有工艺中，基本上是采用较高掺杂浓度的深N阱注入条件，并伴随强的推阱（thermal drive-in）工艺，使深N阱2在垂直方向上浓而深，来确保PNP结构不穿通，即现有技术通常是通过提高深N阱2的掺杂浓度和深度来提高PNP结构的穿通难度。

如图2A所示，是现有高压P型LDMOS器件的击穿时净掺杂的分布图；其中标记15所指的实线为P型漂移区和深N阱的PN结边界、标记16所指的实线为P型衬底和深N阱的PN结边界，PN结边界两侧的白色虚线为PN结对应的耗尽区边界。图2B是图2A中沿漏端垂直方向即标记17所指实线方向的净掺杂分布曲线。可以看出由于掺杂浓度较高，P型漂移区和深N阱的边界形貌很陡，器件的击穿为P型漂移区和深N阱的结位置处的结击穿。但是当深N阱的注入浓度降低后，又会容易使P型漂移区、深N阱以及P型衬底之间形成的PNP结构的穿通。上述这种结构的设计余量（design margin）很小，工艺不稳定。

针对情况，现有方法大多采用N型埋层+外延的工艺方法来满足器件在垂直方向上的PNP结构的穿通要求。但是，成本问题又是一个劣式。

发明内容

本发明所要解决的技术问题是提供一种P型LDMOS器件，能解决P型漂移区与P型衬底之间的隔离问题，提高设定余量，使工艺稳定，还能降低P型漂移区的结深、提高P型漂移区的掺杂浓度以及降低器件的导通电阻，还能减小器件的尺寸。为此，本发明还提供一种P型LDMOS器件的制造方法。

为解决上述技术问题，本发明提供的P型LDMOS器件包括：

一SOI衬底，所述SOI衬底由底层硅、埋氧化层和顶层硅组成，所述埋氧化层形成于所述底层硅上、所述顶层硅形成于所述埋氧化层上，所述底层硅为P型掺杂。

位于沟道区域的所述顶层硅和所述埋氧化层被去除，在所述沟道区域中形成有硅外延层，所述硅外延层中掺入有N型杂质并组成P型LDMOS器件的沟道区，所述沟道区的底部和所述底层硅相接触。

所述顶层硅中形成有P型阱，该P型阱组成所述P型LDMOS器件的P型漂移区；所述P型漂移区的侧面和所述沟道区相接触，所述P型漂移区的底部和所述埋氧化层接触并通过所述埋氧化层和所述底层硅相隔离。

进一步，P型LDMOS器件还包括：

场氧化隔离层，形成于由所述硅外延层和所述顶层硅组成的顶层结构中，用于隔离出有源区；在所述P型漂移区中包括有场氧化隔离层，该场氧化隔离层和所述沟道区之间隔离一段距离。

多晶硅栅，形成于所述沟道区上方并延伸到和所述沟道区相邻的所述P型漂移区上方、以及延伸到所述P型漂移区中的所述场氧化隔离层的上方并覆盖部分该场氧化隔离层。

所述多晶硅栅和其底部的所述沟道区和所述P型漂移区之间隔离有栅介质层。