[发明专利]一种缺陷检测方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种缺陷检测方法。

背景技术

由于集成电路制造工艺的复杂度在不断的提高，为了能够在生产过程中及时的发现问题并采取相应的措施，一般都会在制造过程配置一定数量的光学和电子的缺陷检测设备。

图1是本发明背景技术中传统缺陷检测方法里将电路光学图像转换为数据灰阶图像的示意图；图2是本发明背景技术中传统缺陷检测方法里在水平方向的相邻芯片的比较的示意图；图3是本发明背景技术中传统缺陷检测方法里在垂直方向的相邻芯片的比较的示意图。

如图1所示，传统缺陷检测方法的工作原理是将芯片上的光学图像转换成为可由不同亮暗灰阶表示的数据图像，即将一个光学显微镜下的图像11转换成为数据图像12特征，再通过相邻芯片上的数据比较来检测缺陷的位置，采用如图2所示的在水平方向上于晶圆1上相邻芯片的比较或如图3所示的在垂直方向的相邻芯片的比较工艺。

但是随着晶圆尺寸的增大，在晶圆上线路尺寸或薄膜厚度不能做到完全的一致性，这就会给缺陷的检测带来很大的难度。例如，需要检测一个信号较弱的缺陷时，就必须要设定一个很小的缺陷阈值，这样就会把本来不需要的很多背景的差异都作为缺陷输出，从而为后续的数据分析造成困扰。

发明内容

本发明公开了一种缺陷检测方法，其中，包括以下步骤：

步骤S1：在一待检测晶圆上根据工艺需求设置多个缺陷检测区域；

步骤S2：根据不同的缺陷检测区域的工艺需求设置每个缺陷检测区域相应的缺陷阀值；

步骤S3：根据设定的缺陷阀值对相应的检测区域进行检测。

上述的缺陷检测方法，其中，所述步骤S2中根据缺陷检测区域中线路尺寸或薄膜厚度设置相应的缺陷阀值。

上述的缺陷检测方法，其中，所述缺陷检测区域的最小单元为3个芯片。

上述的缺陷检测方法，其中，所述缺陷阀值的最小设定单元为3个芯片。

综上所述，由于采用了上述技术方案，本发明提出一种缺陷检测方法，通过对检测晶圆设置多个检测区域，再根据工艺需求设置每个检测区域的缺陷阀值，最后根据设定的检测区域及对应的缺陷阀值对晶圆进行缺陷检测，从而有效避免晶圆上线路尺寸或薄膜厚度均匀性差的区域的背景信号干扰其他好的检测区域，进而实现高精度和灵活的缺陷检测。

附图说明

图1是本发明背景技术中传统缺陷检测方法里将电路光学图像转换为数据灰阶图像的示意图；

图2是本发明背景技术中传统缺陷检测方法里在水平方向的相邻芯片的比较的示意图；

图3是本发明背景技术中传统缺陷检测方法里在垂直方向的相邻芯片的比较的示意图；

图4是本发明缺陷检测方法中设定多个缺陷检测区域的示意图；

图5-6是本发明缺陷检测方法中根据薄膜厚度设定缺陷检测区域及缺陷阀值的示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图4是本发明缺陷检测方法中设定多个缺陷检测区域的示意图；

如图4所示，在待检测晶圆2上根据薄膜厚度或线路尺寸设置缺陷检测区域21、缺陷检测区域22、缺陷检测区域23、缺陷检测区域24、缺陷检测区域25、缺陷检测区域26和缺陷检测区域27，在根据每个缺陷检测区域中的工艺需求，如薄膜厚度或线路尺寸差值设置缺陷阀值，以进行缺陷的检测工艺，这样就能有效的避免晶圆上线路尺寸或薄膜厚度均匀性差的区域的背景信号干扰其他好的检测区域，进而实现一种高精度和灵活的缺陷检测方法；其中，每个检测区域的最小单元为3个芯片，且缺陷阀值的最小设定单元为3个芯片。

图5-6是本发明缺陷检测方法中根据薄膜厚度设定缺陷检测区域及缺陷阀值的示意图；

如图5-6所示，在经过化学机械研磨工艺后的晶圆3上，根据覆盖的薄膜厚度设定晶圆的多个扫描区域，即检测区域31、缺陷检测区域32、缺陷检测区域33、缺陷检测区域34、缺陷检测区域35和缺陷检测区域26；然后再根据每个检测区域中厚度差值设置检测阀值，这样就能有效的避免晶圆上薄膜厚度均匀性差的区域的背景信号干扰其他好的检测区域。

综上所述，由于采用了上述技术方案，本发明实施例提出一种缺陷检测方法，通过对检测晶圆设置多个检测区域，再根据工艺需求设置每个检测区域的缺陷阀值，最后根据设定的检测区域及对应的缺陷阀值对晶圆进行缺陷检测，从而有效避免晶圆上线路尺寸或薄膜厚度均匀性差的区域的背景信号干扰其他好的检测区域，进而实现高精度和灵活的缺陷检测。