[发明专利]修复介质层损伤的方法

说明书

技术领域

本发明涉及半导体制造工艺领域，尤其涉及修复介质层损伤的方法。

背景技术

在半导体器件的后段（back-end-of-line,BEOL）工艺中，半导体器件层形成之后，需要在半导体器件层之上形成金属互连层，以形成与半导体器件层的电连接。形成金属互连层通常包括在介质层中制造沟槽和通孔，然后在上述沟槽和通孔内填充金属，构成互连结构。

随着集成电路制造技术不断发展，单位面积内器件的数量不断增加，互连结构的高宽比增加，线间寄生电容增大，造成互连结构的RC延迟（RC Delay）等问题，这已成为限制集成电路工作速度与性能的较大障碍。通常，互连结构的RC延迟取决于介质层的介质常数（k）和介质层的厚度。采用低介质常数（低k）的介质材料或超低介质常数（ultra-low k，超低k）的介质材料作为介质层，能有效降低互连结构的RC延迟。

然而，低/超低k介质材料的介质层由于其材料本身多孔、材质较软，在半导体制造工艺例如刻蚀、灰化或平坦化过程中易于受到等离子体和/或化学制剂的损伤（以下简称为低k损伤）。通常，低k损伤包括材料组分（例如，碳耗尽）、形态（密度或孔隙率）和/或表面属性（例如，疏水至亲水）的改变。该受损伤的介质层不再具备所期望的介质属性，并且会导致器件成品率损失以及可靠性失效，所以低k损伤成为半导体制造工艺中所面临的最关键的挑战之一。人们已经做出许多努力以减少介质层在半导体制造工艺期间所受的损伤，例如，公开日为2010年11月11日、公开号20100285671A1的美国专利申请公开了一种减少介质层损伤的方法，采用碳氟化合物气体流来去除光刻胶。

然而，现有技术减少低k损伤的方法，所获得的成效有限，并且，随着介电常数、关键尺寸的持续减小，低k损伤已成为半导体制造工艺所面临的严峻问题。

有鉴于此，需要一种新的修复介质层低k损伤的方法，能够在半导体制造工艺中修复对介质层造成的损伤。

发明内容

本发明解决的技术问题是针对现有技术存在的低/超低k介质材料的介质层容易在半导体制造工艺中受到损伤的问题，导致k值增加，从而增大RC延迟。

为解决上述技术问题，本发明实施例提供一种修复介质层损伤的方法，包括：

提供衬底；

在所述衬底上形成介质层，所述介质层的材料是低k介质材料或超低k介质材料，在所述介质层内形成互连结构，其中在形成互连结构的过程中产生介质层损伤；

在等离子体处理室内通入包括He和H₂的等离子体，对形成了互连结构的衬底进行等离子体处理，以修复所述介质层损伤。

可选地，所述等离子体处理室的温度不超过450℃，所述处理室的压强范围在2-200mTorr之间，所述He的流量范围在10-500sccm之间，所述H₂的流量范围在10-100sccm，处理时间小于30分钟。

可选地，所述等离子体处理的温度范围在210℃至420℃之间。

可选地，所述H₂占所述等离子体体积的1%至10%。

可选地，所述H₂占所述等离子体体积的4%至5%。

可选地，所述等离子体处理室采用下游微波等离子体反应器。

可选地，所述互连结构为大马士革互连结构。

可选地，所述形成大马士革互连结构的步骤包括：

在所述衬底上依次形成刻蚀停止层、介质层；

在所述介质层上形成图形化的硬掩膜层，定义出沟槽的位置；

在所述图形化的硬掩膜层上形成图形化的光刻胶层，定义出通孔的位置；

以所述光刻胶层为掩膜刻蚀部分所述介质层，形成通孔；

去除所述光刻胶层；

以所述硬掩膜层为掩膜刻蚀所述介质层，至暴露出所述刻蚀停止层，形成沟槽；

刻蚀所述刻蚀停止层，至暴露出所述导电层，去除所述硬掩膜层；

在所述沟槽和通孔中填充导电材料。

可选地，在所述沟槽和通孔中填充导电材料的步骤包括：形成覆盖所述介质层并填充所述沟槽和通孔的导电材料层，平坦化所述导电材料层至暴露出所述介质层。

可选地，在刻蚀所述介质层、去除所述光刻胶层、去除所述硬掩膜层、以及平坦化所述金属层的上述任一步骤过程中均产生介质层损伤。

可选地，所述等离子体处理在平坦化所述导电材料层之后进行。

可选地，所述导电材料是铜。

可选地，采用电镀铜工艺形成导电材料层。