[发明专利]集成电路存储器设备

说明书

相关申请的交叉引用

本申请要求2011年5月27日向美国专利商标局提交的第61/490,835号美国临时申请、以及2011年11月11日向韩国知识产权局（KIPO）提交的第10-2011-0117380号韩国专利申请的权益，其内容通过引用整体并入本文。

技术领域

示例实施例一般涉及集成电路存储器设备。更具体地，本发明构思的实施例涉及具有多个易失性存储器单元(memory cell)的集成电路存储器设备。

背景技术

由于归功于技术进步而进行的工艺细化，动态随机存取存储器（DRAM）设备的密度（即，存储器单元的数目）已经增加了2^M（在这里，M是正整数）倍（例如，4GB、8GB、16GB、32GB、64GB…）。可以通过增加行地址的数目、增加列地址的数目、和/或增加存储体(bank)地址的数目来增加DRAM设备的密度，然而，当接近过程细化的限制时，可能难以使用传统方法来在代与代之间两倍地增加DRAM设备的密度（即，存储器单元的数目）。

发明内容

一些示例实施例提供了具有2^M+2^N+2^O+...（这里，M、N和O是大于或等于0的整数，而且M、N和O彼此不同）的非标准密度（即，“临时”密度）的集成电路存储器设备。

一些示例实施例提供了包括具有“临时”密度的多个半导体存储器设备的集成电路存储器封装。

一些示例实施例提供了增加集成电路存储器设备的密度的方法，集成电路存储器设备具有“临时”密度。

根据一些示例实施例，集成电路存储器设备包括位于相同存储器芯片上的多个存储器区域。每个存储器区域具有以比特为单位定义的各自存储器容量，而且，位于相同存储器芯片上的存储器区域的各自存储器容量的总和不能表示为2的幂。该设备还包括至少一个外围区域，其被配置以响应于从外部存储器控制器接收到的地址信号和命令信号来控制多个存储器区域的读操作或写操作。

在一些示例实施例中，多个存储器区域可以包括：第一存储器区域，其包括具有2^M比特（其中，M是大于或等于0的整数）的第一存储器容量的多个第一存储器单元以及耦合到存储器单元的多个第一输入/输出端子；以及第二存储器区域，其包括具有2^N比特（其中，N是大于或等于0的整数并且N不等于M）的第二存储器容量的多个第二存储器单元以及耦合到存储器单元的多个第二输入/输出端子。第一存储器容量和第二存储器容量的总和不是2的幂。

在一些示例实施例中，该设备还可以包括I/O连接块，其被配置以将第一输入/输出端子和/或第二输入/输出端子连接到相同存储器芯片的芯片输入/输出端子。

在一些示例实施例中，芯片输入/输出端子的数量不是2的幂。

在一些示例实施例中，芯片输入/输出端子的数量可以对应于第一输入/输出端子的数量和第二输入/输出端子的数量的总和，而且I/O连接块可以被配置以将第一输入/输出端子和第二输入/输出端子同时连接到芯片输入/输出端子。

在一些示例实施例中，芯片输入/输出端子的数量可以对应于第一输入/输出端子的数量或第二输入/输出端子的数量，而且I/O连接块可以被配置以响应于至少一个芯片选择信号而将第一输入/输出端子或第二输入/输出端子选择性地连接到芯片输入/输出端子。

在一些示例实施例中，集成电路存储器设备可以包括多芯片存储器封装中的第一存储器芯片。存储器封装可以包括单片封装、多管芯封装、和/或穿透硅通孔多管芯堆叠封装。

在一些示例实施例中，多芯片存储器封装还可以包括具有第一存储器区域和第二存储器区域的第二存储器芯片。I/O连接块可以被配置以响应于芯片选择信号而将第一存储器芯片和第二存储器芯片的第二输入/输出端子同时连接到芯片输入/输出端子。

在一些示例实施例中，芯片选择信号可以是第一芯片选择信号，而且I/O连接块可以被配置以响应于第一芯片选择信号和第二芯片选择信号的逻辑组合而将第一存储器芯片和第二存储器芯片的第二输入/输出端子同时连接到芯片输入/输出端子。

在一些示例实施例中，芯片输入/输出端子可以包括第一芯片端子和不同于第一芯片端子的第二芯片端子，而且I/O连接块可以被配置以响应于芯片选择信号而将第一存储器芯片和第二存储器芯片的第二输入/输出端子同时分别连接到第一芯片端子和第二芯片端子。