[发明专利]沟槽栅场效应晶体管及其制造方法

说明书

本发明是申请日2006年5月24日、标题为″沟槽栅场效应晶体管及其制造方法″申请号200680018443.7的分案申请。

相关专利的交叉参考

本申请要求于2005年5月26日提交的美国临时专利申请第60/685,727号的权益，将其全部内容结合于此作为参考。

将共同转让的于2004年12月29日提交的美国专利申请第11/026,276的全部内容结合于此作为参考。

技术领域

本发明涉及半导体功率器件，更确切地说，涉及改良的沟槽栅功率器件和其制造方法。

背景技术

图1为传统沟槽栅金属氧化物半导体场效应晶体管(MOSFET)100的横截面图，该传统MOSFET具有已知的物理和执行特性以及，例如单元间距(cell pitch)、击穿电压能力、导通电阻(Rdson)、晶体管耐用度的局限。沟槽栅105延伸穿过P型阱106并且在n型外延层区104中终止。沟槽栅105包括沟槽侧壁和底部内衬的栅电介质114，以及凹进的栅极112。电介质层116和118将栅极112与相互连接的重叠源极隔离开。

图2为传统双栅沟槽金属氧化物半导体场效应晶体管(MOSFET)200(也被称为保护沟槽栅金属氧化物半导体场效应晶体管)的横截面图，其改进了图1的沟槽-栅沟槽MOSFET的某些特性。沟槽205包括通过保护电介质层222与漂移区204隔离开的保护电极220。沟槽205还包括在保护电极220之上并且通过多晶硅层间电介质层(inter-poly dielectric layer)224与保护电极220隔离开的栅极212。保护电极220降低栅-源电容(Cgd)并且提高击穿电压。但是，单栅晶体管100和双栅晶体管200的一个缺点是漂移区占到总导通电阻(Rdson)的大约40％，严重限制了导通电阻的改进。对于双栅沟槽结构，更深的沟槽需要甚至更厚的漂移区从而使这个问题更加严重。沟槽栅晶体管100和200的另一个缺点是沟槽底部的高电场由于底部沟槽的弯曲限制了几种性能参数的改进，例如击穿电压和晶体管耐用度。一些应用要求将肖特基二极管与功率MOSFET进行集成。但是，这样的集成通常需要复杂的、具有多个程序和掩模步骤的工艺技术。

因此，存在着对节省成本的结构和制造沟槽栅FET、单片集成二极管和MOSFET结构，以及消除或最小化与现有技术相关的缺点的终端结构的方法的需要，这样就可以实质上改进沟槽栅FET的物理和执行特性。

发明内容

场效应晶体管包括在第二传导类型的半导体区之上的第一传导类型的主体区。栅沟槽延伸穿过该主体区并且在半导体区中终止。至少一个导电保护电极被置于栅沟槽中。栅极被置于至少一个导电保护电极之上的并且与其隔离开的栅沟槽中。保护电介质层将该至少一个导电保护电极与该半导体区隔离开。栅极电介质层将栅极与主体区隔离开。形成保护电介质层，以使其向外张开并且在主体区之下直接延伸。

在一个具体实施方式中，半导体区包括衬底区和该衬底区之上的漂移区。主体区在漂移区之上延伸，并且具有比衬底区低的掺杂浓度。栅沟槽延伸穿过该漂移区并且在该衬底区内终止。

根据本发明的另外一个具体实施方式，场效应晶体管的形成如下所述。形成延伸到半导体内的第一深度的上沟槽部分。上沟槽部分的侧壁内衬以保护层材料，以使沿着至少上沟槽部分的部分底部壁的半导体区保持暴露。下沟槽部分延伸穿过上沟槽部分的暴露的底部壁形成，同时具有保护上沟槽部分的侧壁的保护层材料。上沟槽部分的宽度比下沟槽部分的宽度大。

在一个具体实施方式中，保护电介质层沿着下沟槽部分的侧壁和底部壁形成。保护层材料被去除。沿着上沟槽部分的侧壁形成第二隔离层(绝缘层)，第一隔离层的厚度比第二隔离层的厚度大。

在另外一个具体实施方式中，第一隔离层通过硅局部氧化(LOCOS)形成。

在另外一个具体实施方式中，导电保护电极形成在下沟槽部分中。多晶硅层间介质体(interpoly dielectric)形成在导电保护电极之上，并且栅极形成在多晶硅层间介质体之上。

根据本发明的另外一个具体实施方式，场效应晶体管包括在第二传导类型的半导体区内的第一传导类型的主体区。栅沟槽延伸穿过该主体区并且在该半导体区内终止。第二传导类型的源极区在邻近栅沟槽的主体区内，以使该源极区以及主体区和半导体区之间的分界面限定了沿着栅沟槽侧壁延伸的通道区。第二传导类型的通道增强区邻近该栅沟槽。通道增强区部分延伸进入通道区的下部，从而降低通道区的电阻。